JPH0317721A - 信号同期化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 において信号の同期化を行う信号同期化回路に関する。

従来技術 従来、この種の信号同期化回路においては、第３図に示
すように、２段のフリップフロップ７．８からなり、前
段のフリップフロップ７において同期化したい入力信号
１００を同期用クロック信号１０１によりサンプリング
し、このフリップフロップ７の出力信号を後段のフリッ
プフロップ８において同期用クロック信号１０１により
サンプリングすることにより同期信号１０３を得ていた
。

このような従来の信号同期化回路では、同期用クロック
信号１０１の立上りまたは立下りという一方の変化点を
利用しており、また２段のフリップ７ロツブ７，８を直
列に使用しているので、同期信号１０３が１間期クロッ
ク幅以後でなければ得られないという欠点がある。

また、同期化したい入力信号ｌ００と同期用クロック信
号１０１とが同時に変化した場合には、前段のフリップ
フロップ７の出力が不安定となり、正しい同期信号１０
３が得られるのは２同期クロツク幅以後になるという欠
点がある。

発明の目的 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、正しい同期信号を従来よりも早く得る
ことができる信号同期化回路の提供を目的とする。

発明の構或 本発明による信号同期化回路は、同期化の対象である入
力信号を同期用クロック信号によりサンプリングする第
１のフリップフロップと、前記人力信号を前記同期用ク
ロック信号の反転値によりサンプリングする第２のフリ
ップフロップと、前記第１および第２のフリッププロッ
プからの出力信号のうち先にアクティブとなった信号を
前記同期用クロック信号によりサンプリングする第３の
フリップフロップとからなることを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図および第２図は本発明の一実施例の構成を示すブ
ロック図である。第１図はアクティブロー信号に対する
信号同期化回路の構成を示し、第２図はアクティブハイ
信号に対する信号同期化回路の構成を示している。

第１図において、ブリッププロップ１にはインバータ４
により反転され、人カクロック端子Ｃから入力される同
期用クロック信号１０１に同期して、入力データ端子Ｄ
から入力される同期化したい入力信号ｌ００がとりこま
れる。すなわち、フリップフロップ１は同期用クロック
信号１０１の立下りで同期化したい入力信号１００をサ
ンプリングしている。

また、フリップフロップ２には入力クロック端子Ｃから
人力される同期用クロック信号１０１に同期して、入力
データ端子Ｄから入力される同期化したい入力信号ｌＯ
Ｏがとりこまれる。すなわち、フリップフロヅプ２は同
期用クロック信号１０１の立上りで同期化したい人力信
号１００をサンプリングしている。

アンド回路５はフリップフロップ１，２の出力端子Ｑか
ら夫々出力される出力信号のうち先にハイからローに変
化した（アクティブとなった）出力信号によりハイから
ローに変化する。

フリップフロップ３には入力クロック端子Ｃから入力さ
れる同期用クロック信号ｌｏｔに同期して、入力データ
端子Ｄから人力されるアンド回路５の出力信号がとりこ
まれる。

すなわち、プリップフロップ３はアンド回路５からの出
力信号を同期用クロック信号１０１の立上りでサンプリ
ングしているので、フリツププロップ３においてはプリ
ップフロップ１，２からの出力信号のうち先にハイから
ローに変化した（アクティブとなった）出力信号が同期
用クロック信号ｌｏｔの立上りでサンプリングされるこ
とになる。

よって、フリップフロップ３では早く変化した信号（先
にアクティブとなった信号）が同期用クロック信号Ｌｏ
ｔの立上りでサンプリングされるため、この早く変化し
た信号が同期信号１０２として出力される。

第４図は第１図の信号同期化回路の動作を示すタイムチ
ャートである。第４図に示すように、本発明の一実施例
による信号同期化回路では、入力信号１００が同期用ク
ロック信号ｌｏｔのハイ区間においてハイからローに変
化する場合、第３図に示す従来の回路の場合（第５図の
タイムチャート参照）よりも早く同期信号１０２を得る
ことができる。

但し、入力信号１００が同期用クロック信号１０１のハ
イ区間においてローからハイに変化する場合には、第５
図に示す従来の回路の場合と同様である。

第２図において、フリップフロップ１にはインバータ４
により反転され、入力クロック端子Ｃから入力される同
期用クロック信号ｌｏｔに同期して、入力データ端子Ｄ
から入力される同期化したい入力信号１００がとりこま
れる。すなわち、フリップフロップ１は同期用クロック
信号１０１の立下りで同期化したい入力信号ｌ００をサ
ンプリングしている。

また、フリップフロップ２には入力クロック端子Ｃから
入力される同期用クロック信号１０１に同期して、入力
データ端子Ｄから入力される同期化じたい入力信号１０
０がとりこまれる。すなわち、フリッププロップ２は同
期用クロック信号１０１の立上りで同期化したい人力信
号１００をサンプリングしている。

オア回路６はのフリッププロップ１．２の出力端子Ｑか
ら夫々出力される出力信号のうち先にローからハイに変
化した（アクティブとなった）出力信号によりローから
ハイに変化する。

フリップフロップ３には入力クロック端子Ｃから入力さ
れる同期用クロック信号１０１に同期して、入力データ
端子Ｄから人力されるオア回路６からの出力信号がとり
こまれる。

すなわち、フリップフロップ３はオア回路６からの出力
信号を同期用クロック信号１０１の立上りでサンプリン
グしているので、フリップフロップ３においてはブリッ
プフａツプ１，２からの出力信号のうち先にローからハ
イに変化した（アクティブとなった）出力信号が同朗用
クａツク信号ｌＯｌの立上りでサンプリングされること
になる。

よって、フリッププロップ３では早く変化した信号（先
にアクティブとなった信号）が同期用クロック信号１０
１の立上りでサンプリングされるため、この早く変化し
た信号が同期信号１０２として出力される。

第６図は第２図の信号同期化回路の動作を示すタイムチ
ャートである。第６図に示すように、本発明の一実施例
による信号同期化回路では、入力信号１００が同期用ク
ロック信号１０１のハイ区間においてローからハイに変
化する場合、第３図に示す従来の回路の場合（第７図の
タイムチャート参照）よりも早く同期信号１０２を得る
ことができる。

但し、入力信号ｔ００が同期用クロック信号同Ｌのハイ
区間においてハイからローに変化する場合には、第７図
に示す従来の回路の場合と同様である。

尚、本発明の一実施例によるアクティブ口ー信号に対す
る信号同期化回路およびアクティブハイ信号に対する信
号同期化回路においては、人力信号１００が同期用クロ
ック信号１０１のロー区間において変化する場合には従
来の回路の場合と同様である。

このように、同期用クロック信号ｌＯｌの立上りを利用
したフリップフロップ１からの出力信号と、同期用クロ
ック信号ｌｏｔの立下りを利用したフリップフロップ２
からの出力信号とのうち先に変化した信号（先にアクテ
ィブとなった信号）をプリップフロップ３において同期
用クロック信号１０１の立上りでサンプリングするよう
にすることによって、正しい同期信号１０２を従来より
も早く得ることができる。

発明の効果 以上説明したように本発明によれば、同期化の対象であ
る入力信号が同期用クロック信号によりサンプリングさ
れた信号と、人力信号が同期用クロック信号の反転値に
よりサンプリングされた信号とのうち先にアクティブと
なった信号を同期用クロック信号によりサンプリングす
るようにすることによって、正しい同期信号を従来より
も早く得ることができるという効果がある。

【図面の簡単な説明】

第ｌ図および第２図は本発明の一実施例の構或を示すブ
ロック図、第３図は従来例の構成を示すブロック図、第
４図は第１図の信号同期化回路の動作を示すタイムチャ
ート、第５図および第７図は従来例の動作を示すタイム
チャート、第６図は第２図の信号同期化回路の動作を示
すタイムチャートである。 主要部分の符号の説明 １〜３・・・・・・フリップフロップ ４・・・・・・インバータ ５・・・・・・アンド回路 ６・・・・・・オア回路

Claims (1)

【特許請求の範囲】
1. （１）同期化の対象である入力信号を同期用クロック信
   号によりサンプリングする第１のフリップフロップと、
   前記入力信号を前記同期用クロック信号の反転値により
   サンプリングする第２のフリップフロップと、前記第１
   および第２のフリップフロップからの出力信号のうち先
   にアクティブとなった信号を前記同期用クロック信号に
   よりサンプリングする第３のフリップフロップとからな
   ることを特徴とする信号同期化回路。