JPH03178212A

JPH03178212A - 波形整形回路

Info

Publication number: JPH03178212A
Application number: JP1317985A
Authority: JP
Inventors: Kazuhiko Nagaoka; 一彦長岡; Yuji Tanaka; 裕治田中
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-12-07
Filing date: 1989-12-07
Publication date: 1991-08-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ノイズを含むアナログ波形をデジタル波形に
波形整形する回路に関するものである。

従来の技術従来の波形整形回路の一例を第３図に示す。第３図にお
いて、３１は電源端子、３２は電源端子３１に接続され
た信号電流源、３３は信号電流源３２に接続された抵抗
である。Ｑ３４はＮＰＮトランジスタ、Ｑ３５はＰＮＰ
トランジスタで、それぞれのベースは信号電流源３２と
抵抗３３との接続点に接続されている。０３６は、コン
デンサで、ＮＰＮトランジスタＱ３４とＰＮＰトランジ
スタＱ３５のエミッタに接続されている。また比較器３
７の一方の入力はこのトランジスタＱ３４．　Ｑ３５の
エミッタに接続され、もう一方の入力は信号電流源３２
と抵抗３３との接続点に接続されている。３８は比較器
出力である。

以上のように構成された従来の波形整形回路について以
下その動作を説明する。信号電流源３２による信号電流
は、抵抗３３により電流電圧変換され、ＮＰＮ）−ラン
ジスタＱ３４とＰＮＰトランジスタＱ３５のベースに共
通に入力される。ここでトランジスタＱ３４．　Ｑ３５
のベース接続点をＰ点とし、このＰ点の電圧をＶ、とす
る、また、コンデンサＣ３６とトランジスタＱ３４．　
Ｑ３５のエミッタの接続点で、比較器３７の入力の一端
に接続される点を。

点とし、そのＱ点の電圧をＶｏとする。そして、ＮＰＮ
トランジスタＱ３４とＰＮＰトランジスタＱ３５の動作
時のベース−エミッタ電圧をそれぞれ■８εＮ　＋　ｖ
ａｔ＋ｐとする。まずＶ、の電圧がＶＱ　　Ｖ８ＥＰ　
＜ＶＰ　＜ＶＱ＋　ＶＢ＋！Ｎ　−（１）の場合、コン
デンサＣ３６の電荷はホールドされ、電圧は一定値とな
る。次にＶ、≧Ｖ　ｏ　＋　Ｖ　ｓｇＮ、０．−　（２）となっ
た場合、■２の電圧の上昇とともに、ＮＰＮトランジス
タＱ３４のエミッタ電圧によりコンデンサＣ３６は急速
充電され、■９の電圧は、ＶＱ＝Ｖ　ｐ　　Ｖ　Ｂ　＠
　Ｈの電圧まで上昇する。次にＶ、≦Ｖ　□　　ｙ　Ｂ
　Ｅ　ｐ　　　　　　　・・・・・・（３）となった場
合、■、の電圧の降下にしたがいコンデンサＣ３６はＰ
ＮＰトランジスタＱ３５により急速放電され、ＶＱの電
圧は下降する。そのときのコンデンサＣ３６の電圧ＶＱ
は、Ｖ　ａ　＝　Ｖ　Ｐ＋　Ｖ　ａｔｐのようになる。

しがし、前記Ｐ点での信号にノイズ成分が含まれていた
場合、ｖＰとｖＱの電圧レベルが接近してくると信号に
含まれる第４図ｆａ）のようなノイズによって比較器３
７が動作してしまい、第４図（ｂ）に示すようなチャタ
リング現象が発生して、比較器出力は不安定になる。

発明が解決しようとする課題上記従来の構成では、ｖｐ電圧の降下時に、ｖＰと■。

の電圧レベルが接近してくると、信号に含まれるノイズ
によって第４図のように比較器が動作し、チャタリング
現象を発生するという問題を有していた。

本発明は、上記問題を解決するもので、信号電流に含ま
れるノイズによる比較器の誤動作を軽減することのでき
る波形整形回路を提供することを目的とするものである
。

課題を解決するための手段上記問題を解決するために、本発明の波形整形回路は、
信号電流源を、他端が接地または電源に接続された抵抗
の一端に接続し、この接続点ＡをＮＰＮトランジスタと
ＰＮＰ　トランジスタのベースに接続し、前記ＮＰＮト
ランジスタとＰＮＰトランジスタのエミッタが接続され
た接続点Ｂと前記接続点Ａを比較器のそれぞれの入力端
に接続し、前記接続点Ｂと比較器の出力の間にコンデン
サを接続したものである。

作用上記構成により、比較器出力と比較器入力の間に接続さ
れたコンデンサでより、比較器の入力にヒステリシスを
発生させるため、信号に含まれるノイズによる比較器の
誤動作を軽減することができる。

実施例以下本発明の一実ＭＡ例を図面に基づいて説明する。

第１図は本発明の一実施例の波形整形回路の回路構成図
を示す、第１図において、１は電源端子、２は電源端子
１に接続された信号電流源、３は信号電流源２に接続さ
れた抵抗である。Ｑ４はＮＰＮトランジスタ、Ｑ５はＰ
ＮＰトランジスタで、それぞれのベースは信号電流源２
と抵抗３との接続点に接続されている。また比較器６の
一方の入力はトランジスタＱ４．Ｑ５のエミッタに接続
され、もう一方の入力は信号電流源２と抵抗３との接続
点に接続されている。Ｃ７はコンデンサで、一端はトラ
ンジスタＱ４．Ｑ５のエミッタに接続され、他端は比較
器６の出力端に接続されている。

８は比較器出力である。

以上のように構成された波形整形回路について以下その
動作を説明する。信号電流源２による信号電流が抵抗３
によって電流電圧変換され、トランジスタＱ４．Ｑ５の
ベースに入力される。ここで、トランジスタＱ４．Ｑ５
のベース接続点をＡ点とし、このＡ点の電圧を■６とす
る。またトランジスタＱ４．Ｑ５のエミッタとコンデン
サＣ７の接続点で、比較器６の入力の一端が接続された
点をＢ点とし、このＢ点の電圧をＶ９とする。また、Ｎ
ＰＮトランジスタＱ４とＰＮＰ）−ランジスタＱ５の動
作時のベース−エミッタ間の電圧をそれぞれｖ８Ｅ４□
ＶｌｌＥＳＰとする。まず■９の電圧がＶｌｌ　　Ｖｌ
ｌＥ５Ｐ＜ＶＡ　＜ＶＢ　＋ＶＢＥ４Ｎ　　＝（４）の
場合は、コンデンサＣ７の電荷はホールドされ、電圧は
一定値を示す０次に ■い＞　Ｖ　ｕ　　　　　　　　　　　　　・・・・・
・（５）となった場合、比較器６の出力８は反転する。

これによ・って第２図（ａ）の（イ）のように、コンデ
ンサＣ７の電圧はレベルシフトし、■えとの間に電圧差
を発生する。その電圧差が発生した後、つまりＶ　Ａ　≧Ｖ　ｅ　＋　Ｖ　Ｂ２４Ｎ　　　　　　　　
−−（６）となった場合、ＶＡの電圧の上昇とともにト
ランジスタＱ４のエミッタ電流によりコンデンサＣ７は
急速充電され、■８の電圧は■８−ｖＡＶ９Ｅ４Ｎまで
上昇する。次にＶＡく■８　　　　　　　　　　・・・・・・（７）と
なった場合、比較器６の出力が反転する。この比較器６
の出力により、第２図（ａ）の（ロ）のように、コンデ
ンサＣ７の電圧はレベルシフトし、ＶＡとの間に電圧差
を発生する。その電圧差を発生した後、つまり ■い≦Ｖ　＠　　Ｖ　ＢＢ５ｐ　　　　　　　・・・・
・・（８）となった場合■１の電圧降下にしたがって、
コンデンサＣ７はトランジスタＱ５により急速放電され
、■８の電圧はＶ　ｓ　＝　Ｖ　Ａ　＋　Ｖ　５ｔｓｐ
まテ下降する。

上記のように、コンデンサＣ７の電圧を比較器６の出力
によってシフトさせてヒステリシスを持たせ、信号電圧
との間に電圧差を持たせることによって、信号源に含ま
れる第２図（ａ）に示すようなノイズによる比較器６の
誤動作を軽減でき、第２図（ｂ）のような安定した比較
器出力が得られる。

発明の効果以上のように、本発明によれば、比較器入力の一方に比
較器の出力によってヒステリシスを発生させることによ
り、信号源に含まれるノイズによる比較器の誤動作を軽
減することができ、チャタリングのない安定した出力を
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の波形整形回路の回路図、第
２図は同波形整形回路における各部の電圧波形図、第３
図は従来の波形整形回路の回路図、第４図は従来の波形
整形回路の各部の電圧波形図である。１・・・電源端子、２・・・信号電流源、３・・・抵抗
、Ｑ４・・・ＮＰＮトランジスタ、Ｑ５・・・ＰＮＰト
ランジスタ、６・・・比較器、Ｃ７・・・コンデンサ、８・・・比較器出力。

Claims

【特許請求の範囲】

１、信号電流源を、他端が接地または電源に接続された
抵抗の一端に接続し、この接続点ＡをＮＰＮトランジス
タとＰＮＰトランジスタのベースに接続し、前記ＮＰＮ
トランジスタとＰＮＰトランジスタのエミッタが接続さ
れた接続点Ｂと前記接続点Ａを比較器のそれぞれの入力
端に接続し、前記接続点Ｂと比較器の出力端の間にコン
デンサを接続した波形整形回路。