JPH0317840U - - Google Patents

Info

Publication number
JPH0317840U
JPH0317840U JP7726489U JP7726489U JPH0317840U JP H0317840 U JPH0317840 U JP H0317840U JP 7726489 U JP7726489 U JP 7726489U JP 7726489 U JP7726489 U JP 7726489U JP H0317840 U JPH0317840 U JP H0317840U
Authority
JP
Japan
Prior art keywords
memory card
under test
memory
testing machine
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7726489U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7726489U priority Critical patent/JPH0317840U/ja
Publication of JPH0317840U publication Critical patent/JPH0317840U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

【図面の簡単な説明】
第１図は本考案の実施例に係るメモリカード試
験機を示すブロツク図、第２図はメモリカードイ
ンタフエース部を示すブロツク図、第３図は照合
判定部を示すブロツク図である。 Ｍ…被試験メモリカード（１〜ｎ）、Ｍａ…マ
ザーメモリカード（Ｏ）、１…試験コンソール、
２…試験シーケンス制御部、３…データパターン
発生部、４…アドレスパターン発生部、５…デー
タバス（ＤＢ）、６…アドレスバス（ＡＢ）、７
…メモリカードインタフエース部（０〜ｎ）、８
…被試験メモリカード収容部、９…照合判定部、
１０…アドレスバスドライバ／レシーバ、１１…
データバス双方向制御ゲート、１２…リードデー
タラツチゲート、１３…リードデータセレクト用
デコーダ、１４…リードデータセレクト回路、１
５…リードデータラツチＦ／Ｆ、１６…リードデ
ータ照合回路、１７…照合判定結果出力信号線。

Claims (1)

    【実用新案登録請求の範囲】
  1. 被試験メモリカードを正常なマザーメモリカー
    ドと照合して該被試験メモリカードの良否を試験
    するメモリカード試験機において、複数枚の被試
    験メモリカードを収容する被試験メモリカード収
    容部と、この収容された各被試験メモリカードに
    夫々対応して設けられ被試験メモリカードのアド
    レス毎のデータを読み出す複数のメモリカードイ
    ンタフエース部と、この各メモリカードインタフ
    エース部で読み出されたデータを同時に照合する
    照合判定部とを備え、複数枚の被試験メモリカー
    ドを同時に試験するようにしたことを特徴とする
    メモリカード試験機。
JP7726489U 1989-06-30 1989-06-30 Pending JPH0317840U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7726489U JPH0317840U (ja) 1989-06-30 1989-06-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7726489U JPH0317840U (ja) 1989-06-30 1989-06-30

Publications (1)

Publication Number Publication Date
JPH0317840U true JPH0317840U (ja) 1991-02-21

Family

ID=31619490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7726489U Pending JPH0317840U (ja) 1989-06-30 1989-06-30

Country Status (1)

Country Link
JP (1) JPH0317840U (ja)

Similar Documents

Publication Publication Date Title
US5109382A (en) Method and apparatus for testing a memory
JPS61261895A (ja) 半導体記憶装置
JPS59101100A (ja) 記憶装置の試験方式
JP2533170Y2 (ja) 診断デ−タ取込み装置
JPH0237590A (ja) メモリサイクル制御方式
JPS6041150A (ja) 記憶装置制御方式
JPS61160900A (ja) Ｒａｍの書込み読出し回路
JPS62293452A (ja) メモリｉｃ診断回路
SU1376121A2 (ru) Устройство дл записи и контрол программируемой посто нной пам ти
JPS6019978U (ja) パツケ−ジ試験機用ピンアクセス回路
JPH0810724B2 (ja) ゲ−トアレイ及びメモリを有する半導体集積回路装置
JP2578752Y2 (ja) Ｉｃテスタ
JPS626498A (ja) メモリ評価装置
JPH07330239A (ja) エレベータ制御装置のメンテナンスツール
JPS6321932B2 (ja)
SU611257A1 (ru) Устройство дл контрол оперативной пам ти
JPS59180300U (ja) メモリ試験装置
JPS6228874B2 (ja)
JPH05289950A (ja) メモリ試験高速化制御方式
JPH04223541A (ja) メモリアクセス制御回路
JPS60134362A (ja) メモリ装置
JPH0216076U (ja)
JPS63195758A (ja) メモリ診断方式
JPS62138400U (ja)
JPH07234824A (ja) 記憶制御装置