JPS59101100A - 記憶装置の試験方式 - Google Patents
記憶装置の試験方式Info
- Publication number
- JPS59101100A JPS59101100A JP57211884A JP21188482A JPS59101100A JP S59101100 A JPS59101100 A JP S59101100A JP 57211884 A JP57211884 A JP 57211884A JP 21188482 A JP21188482 A JP 21188482A JP S59101100 A JPS59101100 A JP S59101100A
- Authority
- JP
- Japan
- Prior art keywords
- data
- comparison
- written
- memory
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はデータ比較方式、特に記憶装置のデータ書き込
み、読み出し試験におけるデータ比較方式に関するもの
である。
み、読み出し試験におけるデータ比較方式に関するもの
である。
（２）従来技術と問題点
従来、記憶装置のデータ書込み、読み出し試験において
は比較データは試験機であらかじめ用意されたデータと
の比較のみによシ試験を行っていた。そのために、特定
のデータパターンの試験しかできなくて、試験内容が不
充分であるばかシか、試験機側には比較用のデータを設
ける必要があった０ （３）発明の目的 本発明は上記従来の欠点に鑑み、任意のデータパターン
により書込み／読み出し試験を行い、データの比較時に
曹き込みデータを意識することなく、比較試験が行える
データ比較方式を提供することを目的とするものである
。
は比較データは試験機であらかじめ用意されたデータと
の比較のみによシ試験を行っていた。そのために、特定
のデータパターンの試験しかできなくて、試験内容が不
充分であるばかシか、試験機側には比較用のデータを設
ける必要があった０ （３）発明の目的 本発明は上記従来の欠点に鑑み、任意のデータパターン
により書込み／読み出し試験を行い、データの比較時に
曹き込みデータを意識することなく、比較試験が行える
データ比較方式を提供することを目的とするものである
。
（４）発明の構成
そしてこの目的は本発明によれば記憶装置のデータ書き
込み、読み出し試験において、該書き込みのデータとし
て任意の繰返しパターンのデータを用いて誓き込む手段
と、読み出し時には該誉き込まれたデータの一部とそれ
以外の読み出しデータを比較する比較手段を有し、鳴き
込み、読み出し試験を行うことを特徴とするデータ比較
方式を提供することによって達成される。
込み、読み出し試験において、該書き込みのデータとし
て任意の繰返しパターンのデータを用いて誓き込む手段
と、読み出し時には該誉き込まれたデータの一部とそれ
以外の読み出しデータを比較する比較手段を有し、鳴き
込み、読み出し試験を行うことを特徴とするデータ比較
方式を提供することによって達成される。
（５）発明の笑施例
以下本発明の実施例を図面によって詳述する。
第１図は本発明によるデータ比較方式を実現するための
ブロック構成図、第２図は本発明によるデータ比較方式
の説明図である。
ブロック構成図、第２図は本発明によるデータ比較方式
の説明図である。
第１図において、１は試験装置を示し、記憶装置へのデ
ータ書き込み及び読み出し試験の操作を実行指令する。
ータ書き込み及び読み出し試験の操作を実行指令する。
２はビット−バイト変換回路、３はバイトカウンタ、４
は書き込みデータメモリであシ、誉き込みデータパター
ン全書き込むメモリ、５は比較データメモリであシ、読
み出しデータのうちの最初の１６バイト分を予め書き込
んでおくメモリ、６は読み出しデータメモリ、７は開側
１月プロセッサ、８は比較回路である。以下に、本発明
＃＃：手段を用いて、記憶装置のデータ曹込み、及びデ
ータ睨み出しについて説明する。
は書き込みデータメモリであシ、誉き込みデータパター
ン全書き込むメモリ、５は比較データメモリであシ、読
み出しデータのうちの最初の１６バイト分を予め書き込
んでおくメモリ、６は読み出しデータメモリ、７は開側
１月プロセッサ、８は比較回路である。以下に、本発明
＃＃：手段を用いて、記憶装置のデータ曹込み、及びデ
ータ睨み出しについて説明する。
（１ン ＷＲＩＴＥ 時
まず制御用プロセッサ７よシデータバスを経由して書き
込みデータメモリ４にＷＲＩＴＥするデータパターンを
警き込む。データパターンとしては、例えば１２３４１
２３４・・・・・・・・・１２３４”の１２３４”の繰
シ返しデータを用いる。次に省き込みデータメモリ４よ
シ試験装置にデータを省き込む。この時Ｂｙｔｅカウン
タ３の下位４ビツトをアドレスとして使用することによ
り、１６Ｂｙｔｅの繰シ返しパターンを書くことができ
る。
込みデータメモリ４にＷＲＩＴＥするデータパターンを
警き込む。データパターンとしては、例えば１２３４１
２３４・・・・・・・・・１２３４”の１２３４”の繰
シ返しデータを用いる。次に省き込みデータメモリ４よ
シ試験装置にデータを省き込む。この時Ｂｙｔｅカウン
タ３の下位４ビツトをアドレスとして使用することによ
り、１６Ｂｙｔｅの繰シ返しパターンを書くことができ
る。
（＋Ｄ ＲＥＡＤ時
まずＲＥＡＤデータの最初の１６ Ｂｙｔｅを比較デー
タメモリ５に曹き込む。次のＲＥＡＤデータからはＲＥ
ＡＤデータメ七り６に書き込むと同時に先に比較データ
メモリ５に誉き込んであるデータと比較回路８にて比較
する。この時、Ｂｙｔｅカウンタの下位４ビットｔ−比
較データメモリ５のアドレスデータとして使用すること
によ５１６Ｂｙｔｅの緑シ返しデータで比較ができる。
タメモリ５に曹き込む。次のＲＥＡＤデータからはＲＥ
ＡＤデータメ七り６に書き込むと同時に先に比較データ
メモリ５に誉き込んであるデータと比較回路８にて比較
する。この時、Ｂｙｔｅカウンタの下位４ビットｔ−比
較データメモリ５のアドレスデータとして使用すること
によ５１６Ｂｙｔｅの緑シ返しデータで比較ができる。
尚、比較結果が一致しなかった時、 Ｂｙｔｅカウンタ
を制御用プロセッサ７に通知することでエラーのＢｙｔ
ｅ位協°ヲ知ることができる。さらにその値より比較デ
ータメモリ５および耽出しデータメモリ６をアクセスす
ることによシ、比較データエラーデータを知ることがで
きる。
を制御用プロセッサ７に通知することでエラーのＢｙｔ
ｅ位協°ヲ知ることができる。さらにその値より比較デ
ータメモリ５および耽出しデータメモリ６をアクセスす
ることによシ、比較データエラーデータを知ることがで
きる。
本実施例においては、ＷＲＩＴＥ／ＲＥＡＤデータとし
て１セクタ単位データ数２５６Ｂｙｔｅｔ−使用してい
る。
て１セクタ単位データ数２５６Ｂｙｔｅｔ−使用してい
る。
（６）発明の効果
以上、詳細に説明したように、本発明のデータ比較方式
によれば試験データとして誉き込むデータは、任意のデ
ータパターンで良く、データの読み出し比叡時に試験機
でデータのパターンの意識をすることなくデータの比較
試験が行える。また、試験機側に比較用のデータを設け
る必要がなくなシ、試験機の構成が簡単になるといった
効果大なるものである。
によれば試験データとして誉き込むデータは、任意のデ
ータパターンで良く、データの読み出し比叡時に試験機
でデータのパターンの意識をすることなくデータの比較
試験が行える。また、試験機側に比較用のデータを設け
る必要がなくなシ、試験機の構成が簡単になるといった
効果大なるものである。
°４、図面の簡単な説明
第１図は本発明によるデータ比較方式を実現するための
一構成図、第２図は読出しデータとして使われる繰返し
データの一例を説明する図である。
一構成図、第２図は読出しデータとして使われる繰返し
データの一例を説明する図である。
図面において、１は試販装置、２はビット−バイト変換
回路、３はバイトカウンタ、４は書き込みデータメモリ
、５は比較データメモ１八 ６は欣与出しデータメモリ
、７は制御用プロセッサ、８は比較回路をそれぞれ示す
。
回路、３はバイトカウンタ、４は書き込みデータメモリ
、５は比較データメモ１八 ６は欣与出しデータメモリ
、７は制御用プロセッサ、８は比較回路をそれぞれ示す
。
Claims (1)
- 記憶装置のデータ省き込み、読み出し試験において、該
書き込みのデータとして任意の繰返しノくターンのデー
タを用いて書き込む手段と、読み出し時には訳書き込ま
れたデータの一部とそれ以外の読み出しデータを比較す
る比較手段を有し、書き込み、読み出し試験を行なうこ
とを特許とするデータ比較方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211884A JPS59101100A (ja) | 1982-12-02 | 1982-12-02 | 記憶装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57211884A JPS59101100A (ja) | 1982-12-02 | 1982-12-02 | 記憶装置の試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101100A true JPS59101100A (ja) | 1984-06-11 |
| JPS6356570B2 JPS6356570B2 (ja) | 1988-11-08 |
Family
ID=16613218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57211884A Granted JPS59101100A (ja) | 1982-12-02 | 1982-12-02 | 記憶装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101100A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123555A (ja) * | 1984-11-20 | 1986-06-11 | Alps Electric Co Ltd | プリンタ制御処理方式 |
| JPS6195540U (ja) * | 1984-11-28 | 1986-06-19 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149777A (ja) * | 1989-11-02 | 1991-06-26 | Tokyo Electric Power Co Inc:The | 負荷制御装置 |
| JPH03150372A (ja) * | 1989-11-02 | 1991-06-26 | Mitsubishi Electric Corp | エッチング方法および装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247345A (en) * | 1975-10-13 | 1977-04-15 | Advantest Corp | Pattern generating equipment |
| JPS5743252A (en) * | 1980-08-28 | 1982-03-11 | Toshiba Corp | Method for generating test pattern |
-
1982
- 1982-12-02 JP JP57211884A patent/JPS59101100A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247345A (en) * | 1975-10-13 | 1977-04-15 | Advantest Corp | Pattern generating equipment |
| JPS5743252A (en) * | 1980-08-28 | 1982-03-11 | Toshiba Corp | Method for generating test pattern |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123555A (ja) * | 1984-11-20 | 1986-06-11 | Alps Electric Co Ltd | プリンタ制御処理方式 |
| JPS6195540U (ja) * | 1984-11-28 | 1986-06-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356570B2 (ja) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60164848A (ja) | モデリング動作の方法 | |
| JPH02255925A (ja) | メモリテスト方法および装置 | |
| JPH05342113A (ja) | 組み込み型システムのｒａｍの故障検出方法 | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| JPS55163697A (en) | Memory device | |
| JP2578752Y2 (ja) | Ｉｃテスタ | |
| JPS626498A (ja) | メモリ評価装置 | |
| JPS5847467Y2 (ja) | 情報取得回路 | |
| JP2557102B2 (ja) | 大容量ｒａｍ及びその周辺回路のチェック方法 | |
| JPS5532110A (en) | Check circuit for error correcting circuit | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 | |
| JPS6356570B2 (ja) | ||
| JPS59180300U (ja) | メモリ試験装置 | |
| JPS6337436A (ja) | プログラム開発支援装置 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0217552A (ja) | 性能データ計測方式 | |
| JPS5947265B2 (ja) | パタ−ン発生装置 | |
| JPS62122000A (ja) | 記憶素子 | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JPS6321999B2 (ja) | ||
| JPS6112144U (ja) | プログラムテスト装置 | |
| JPS586572A (ja) | デバグ割り込み方式 | |
| JPH0317840U (ja) | ||
| JPH02216565A (ja) | メモリテスト回路 | |
| JPH0348346A (ja) | メモリチェック装置 |