JPH0318034A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高融点金属或いはシリサイドを電極及び配線と
して用いた半導体装置の製造方法に関するものである。

従来の技術 超ＬＳＩ時代に入シ、素子寸法はサブミクロン筐で達戒
され、高集積化が進むと同時に半導体回路の高速化も進
んでいる。高速化を達成するためには素子寸法を小さく
する以外に、抵抗の低い高融点金属やシリサイドを電極
或いは配線材料として用いる事が多くなっている。

第２図はシリサイドをＭＯＳ型トランジスタのゲート電
極に用いた場合を示す。同図の如く、シリサイドは多結
晶シリコンとの２層構造が一般的である。これは高融点
金属やシリサイドに含１れる金属が半導体基板１や二酸
化珪素膜２に拡散し、素子の電気的特性に悪影響を与え
るのを防止するためで、下層に多結晶シリコンを配置し
た形となっている。同図ａは多結晶シリコン及びクリサ
イド膜を蒸着した後、フォトリソグラフイとドライエッ
チングプロセスによシ電極パターンを形成したものの断
面図を表わす。以下従来のプロセスを示す。

第２図ａで電極を形威した後、電極の両側の半導体基板
にイオン注入を行ないソースドレイン領域８を形成する
。イオン注入後、ｃｖｎ法によシ、二酸化珪素膜７を蒸
着する（第２図ｂ）。

次に異方性ドライエッチングによう、二酸化珪素膜をエ
ッチングする。このとき同図Ｃに示す如〈ゲート電極の
側壁に二酸化珪素膜が残留する。

この残留物をサイドウォールと一般に呼び、サイドウォ
ール形或後再びイオン注入を行ないソース・ドレイン領
域９を形成する。

上記構造はＬＤＤ構造と呼ばれ、ゲート電極のソース・
ドレイン間の長さが１μｍ程度以下の場合に用いられ、
現在では最も一般的となっている。

通常ｎ−ｃｈＭＯｓトランジスタの場合、ソース・ドレ
イン８は！Ｊ／（Ｐ　）イオン注入、後の注入領域９は
砒素（▲Ｓ）イオン注入で形成する。

ソース・ドレイン領域形成後、９００゜Ｃ程度の熱処理
にてイオンの活性化を行ない、さらに同温度の酸化雰囲
気で、ゲート電極、ンース・ドレイン領域を酸化し、二
酸化珪素膜１０を成長させ、これらの領域を互いに完全
に絶縁させる。この後、同図ｄに示す様にＣＶＤ法によ
り、絶縁膜１１を形成し、さらに上層の配線形成を行な
う。

発明が解決しようとする課題 シリサイドを例にとって課題を説明する。シリサイドの
持つ問題点として、高温での異常な酸化がある。シリサ
イドは蒸着後５００℃以上の熱処理を行なうと直径０．
１〜０．２μｍ程度の粒子の集合体（グレン）を形成す
るが、この状態で表面が露出したま１再び熱処理を行な
うと、或分でちる金属タングステン等が酸化物を形成し
、異常な酸化を引き起こす。捷たさらに、高温の熱処理
中に含１れている金属成分が、半導体基板等に拡散し、
欠陥やこれに起因する微小リーク等の電気的特性上の問
題も発生しやすい。

これらの問題を回避するために、熱処理を省略すると云
った手法がとられているが、現実には素子の特性を安定
にするために必要とされる熱処理もあり、プロセス設計
上の制約が多くなってし１う事になる。

課題を解決するための手段 本発明は前記問題点を解決するものである。たとえば、
実施例の第１図に示す様にシリサイドの蒸着後その上層
にシリコン窒化膜を成長させ、その後電極のパターニン
グを行なう（第１図ａ）。

次にパターニングされた電極上に再びシリコン窒化膜を
蒸着し、その後は従来例の通シ、二酸化珪素膜をＣＶＤ
法で蒸着し、異方性ドライエッチングによるサイドウォ
ール形或を行なう（第１図Ｃ）。

同図に示す様に、このドライエッチングによシ、ｔｉの
側壁に二酸化珪素のサイドウォールが形成されていると
同時に、電極の上部には最初に蒸着したシリコン窒化膜
が残って訃シ、電極部以外のシリコン窒化膜は全て除去
された状態となる。

作用 上記手段によれば、シリコン窒化膜が酸素の透過を防止
するため、高温酸化雰囲気でのシリサイドの異常な酸化
をおさえると同時に、含有する金属の拡散も防止する事
ができる。１た、第１図Ｃに示す如く、電極部以外のシ
リコン窒化膜は、サイドウォール形成時のドライエッチ
ングにより取り除かれるため、その後のプロセスを従来
と同様に進める事ができる。

実施例 以下第１図に例示するところに従って、本発明の実施例
を説明する。同図乙の如く、半導体基板１上に二酸化珪
素膜２５０人２、多結晶シリコン２０００人３及びタン
グステンシリサイド２５００入４、シリコン窒化膜１　
０００人６を成長し、フォトリソグラフィ及びドライエ
ッチングプロセスにより、前記或長膜のゲート電極を形
戒する。なお６のシリコン窒化膜は６ｏＯ゜Ｃ以下のプ
ラズマｃｖｎ法で或長じておく。

次にイオン注入法でリンイオンを注入し、ソース・ドレ
イン領域８を形成する。その後全面をＣＶＤ法によりシ
リコン窒化膜４００人６、及び二酸化珪素膜３０００入
７で被覆する（同図ｂ）。

そして同図Ｃに示す様に異方性ドライエッチングで全面
エッチングを行なう。このときソース・ドレイン領域９
の上部のシリコン窒化膜もドライエッチングで除去する
。ソース・ドレイン領域９が露出した時点でエッチング
を止める。そうすると電極の側壁には二酸化珪素膜がサ
イドウォールとして形成され、電極上部はシリコン窒化
膜６はドライエッチによシ除去されているが、最初に成
長しておいたシリコン窒化膜６が残っている状態となる
。

その後ソース・ドレイン領域９にイオン注入法で砒素を
注入し、従来例と同様に９００゜Ｃの熱処理及び酸化を
行ない、上層の金属配線との絶縁のための層間絶縁膜を
形成する。

発明の効果 本発明によれば、高融点金属やシリサイドを電極・配線
に用いても、高温熱処理時の含有金属による異常酸化を
防止し、１た同金属の拡散による電気的特性への悪影響
をも防止する。そして現状の熱処理を省略すると云った
プロセス上の制約も不要となシ、プロセス設計上の自由
度が増す事になる。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体装置の製造工
程断面図、第２図は従来例の工程断面図である。 １・・・・・・半導体基板、２・・・・・・二酸化珪素
膜、３・・・・・・多結晶シリコン、４・・・・・・シ
リサイド、５．６・・・・・・シリコン窒化膜、７・・
・・・・二酸化珪素膜、８・・・・・・リン注入領域、
９・・・・・・砒素注入領域。

Claims (1)

【特許請求の範囲】
1. 基板半導体の一主面上に高融点金属或いはシリサイド膜
   を蒸着する工程と、該膜上にシリコン窒化膜を蒸着する
   工程と、該シリコン窒化膜と高融点金属或いはシリサイ
   ド膜をフォトリソグラフィ及びドライエッチング法を用
   いてエッチングし、パターンを形成する工程と、該パタ
   ーン上にシリコン窒化膜を蒸着する工程と、該シリコン
   窒化膜上に二酸化珪素膜を蒸着し、異方性ドライエッチ
   ング法により二酸化珪素膜、シリコン窒化膜のエッチン
   グを行なう工程を含むことを特徴とする半導体装置の製
   造方法。