JPS60193330A - 半導体への不純物拡散方法 - Google Patents
半導体への不純物拡散方法Info
- Publication number
- JPS60193330A JPS60193330A JP59049843A JP4984384A JPS60193330A JP S60193330 A JPS60193330 A JP S60193330A JP 59049843 A JP59049843 A JP 59049843A JP 4984384 A JP4984384 A JP 4984384A JP S60193330 A JPS60193330 A JP S60193330A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- film
- alloy layer
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造分野において用いられる半導
体への不純物拡散方法に関するものである。
体への不純物拡散方法に関するものである。
（従来技術とその問題点）
従来から広く使用されている半導体への不純物のドーピ
ング方法としては熱拡散法及びイオン注入法の２つの方
法がある。前者は、半導体表面に拡散マスクを形成し、
不純物を拡散すべき領域に開口金膜けた後、拡散源にＩ
ｌｆｌ接接させて不純物を拡散させることによって開口
部の半導体表面に不純物拡＃１．領域を形成する方法で
ある。後者は、開口部表面に薄い保Ｗ！ｉ膜全形成した
後、不純物全加速してこの薄い膜を貫通させて注入する
ことによって開口部表面に不純物拡散方法を形成する方
法である。
ング方法としては熱拡散法及びイオン注入法の２つの方
法がある。前者は、半導体表面に拡散マスクを形成し、
不純物を拡散すべき領域に開口金膜けた後、拡散源にＩ
ｌｆｌ接接させて不純物を拡散させることによって開口
部の半導体表面に不純物拡＃１．領域を形成する方法で
ある。後者は、開口部表面に薄い保Ｗ！ｉ膜全形成した
後、不純物全加速してこの薄い膜を貫通させて注入する
ことによって開口部表面に不純物拡散方法を形成する方
法である。
これらのいずれの方法においても、不純物拡散領域の形
成は殆ど開口部に限定されており、開口部から不純物が
横方向に拡散して拡散マスク下に形成される横方向拡散
領域は極めて小さい。これは、半導体中においては縦方
向と横方向の拡散機構が同一であるためであシ、実質的
な横方向拡散長は１μｍ程度以下である。従って、不純
物を拡散すべき領域にはを１ぼそれと同じ大きさの開口
を設ける必要がある。このため、従来の集積回路の製造
方法における手順では、まず拡散層を形成した後、該拡
散層と上層に形成されるべき配線層との電気的分離のた
めの層間絶縁膜形成が行われる。
成は殆ど開口部に限定されており、開口部から不純物が
横方向に拡散して拡散マスク下に形成される横方向拡散
領域は極めて小さい。これは、半導体中においては縦方
向と横方向の拡散機構が同一であるためであシ、実質的
な横方向拡散長は１μｍ程度以下である。従って、不純
物を拡散すべき領域にはを１ぼそれと同じ大きさの開口
を設ける必要がある。このため、従来の集積回路の製造
方法における手順では、まず拡散層を形成した後、該拡
散層と上層に形成されるべき配線層との電気的分離のた
めの層間絶縁膜形成が行われる。
例えばＭＯＳ ）ランジスタの製造では、ソース・ドレ
インとなすべき拡散層を形成した後、リンシリケートガ
ラス層からなる眉間絶縁膜が形成される手順による。
インとなすべき拡散層を形成した後、リンシリケートガ
ラス層からなる眉間絶縁膜が形成される手順による。
しかしながら、特に高速度・高集積度が要求される高性
能集積回路においては徽細な構造のＭＯＳトランジスタ
が使用されておシ、上記の製造手順に起因して以下に示
す問題点が生じる。すなわち、リンシリケートガラス層
形成後に該ガラス層の緻密化や平坦化のため１０００℃
程度の高温熱処理を行う必要があシ、この熱処理時に既
に形成されている拡散層の不純物が拡散し、拡散層深さ
の増加が生じる。この拡散層深さの増加は微細なＭＯＳ
トランジスタにおいては致侮的であり、いわゆる短チヤ
ネル効果が強められるばかシでなく、著しい場合には、
ソースとドレインが接続されてしまいトランジスタにな
らないという問題がある。
能集積回路においては徽細な構造のＭＯＳトランジスタ
が使用されておシ、上記の製造手順に起因して以下に示
す問題点が生じる。すなわち、リンシリケートガラス層
形成後に該ガラス層の緻密化や平坦化のため１０００℃
程度の高温熱処理を行う必要があシ、この熱処理時に既
に形成されている拡散層の不純物が拡散し、拡散層深さ
の増加が生じる。この拡散層深さの増加は微細なＭＯＳ
トランジスタにおいては致侮的であり、いわゆる短チヤ
ネル効果が強められるばかシでなく、著しい場合には、
ソースとドレインが接続されてしまいトランジスタにな
らないという問題がある。
さらに、本発明者の詳細な検討では、微細ＭＯ８集積回
路用の低抵抗ゲート電極材として有用な高融点金属硅化
物を多結晶合金層あるいは多結晶導電材料として用い、
拡散源としてｐｏｃｔ、及びＢＣｌ、を用いて、該硅化
物が拡散雰囲気へ直接さらされる条件で拡散を行った場
合、硅化物表面にあれが生ずるという不都合が起きるこ
とが判明した。通常、ＭＩＳ）ランジスタにおいては、
ソース及びドレインの表面の一部分に配線用のアルミニ
ウムが接続されているが、前記の硅化物の表面ちれは、
硅化物とアルミニウムが接続する１固所における接合不
良等の信頼性に悪影響を及ぼすことｌｘ明らかとなった
。
路用の低抵抗ゲート電極材として有用な高融点金属硅化
物を多結晶合金層あるいは多結晶導電材料として用い、
拡散源としてｐｏｃｔ、及びＢＣｌ、を用いて、該硅化
物が拡散雰囲気へ直接さらされる条件で拡散を行った場
合、硅化物表面にあれが生ずるという不都合が起きるこ
とが判明した。通常、ＭＩＳ）ランジスタにおいては、
ソース及びドレインの表面の一部分に配線用のアルミニ
ウムが接続されているが、前記の硅化物の表面ちれは、
硅化物とアルミニウムが接続する１固所における接合不
良等の信頼性に悪影響を及ぼすことｌｘ明らかとなった
。
また従来より、浅い拡散層形成にはイオン注入法が用い
られているが、イオン注入後に注入による損傷回復のた
めの高温アニールを行う必袂がめシ、このアニール時に
不純物が深く拡散してしまう問題がある。
られているが、イオン注入後に注入による損傷回復のた
めの高温アニールを行う必袂がめシ、このアニール時に
不純物が深く拡散してしまう問題がある。
（発明の目的）
本発明は上記の問題点？Ｉｌ−解決するためになされた
ものでめシ、その目的は、層間膜の如き厚い絶縁膜等で
被われた半導体表面へも不純物を良好に拡散せしめるこ
とを可能とする新規な不純物拡散法を提供することにあ
る。
ものでめシ、その目的は、層間膜の如き厚い絶縁膜等で
被われた半導体表面へも不純物を良好に拡散せしめるこ
とを可能とする新規な不純物拡散法を提供することにあ
る。
（発明の構成）
本発明によれば半導体基板または半尋体薄膜上に４電薄
膜を形成する工程と、該導電薄膜と前記半導体とが接触
する個所において該導電薄膜と前記半導体との合金化反
応を生せしめて多結晶合金層を形成する工程と、該多結
晶合金層あるいは該多結晶合金層に接続する多結晶導電
材料よシなる配線を被う様に絶縁膜を形成する工程と、
該絶縁膜の所定の領域′ｔ−開口し前記多結晶合金層の
一部あるいは前記多結晶導電材料よシなる配線の一部を
露出させた後、不純物を透過させる性質の絶縁膜を前記
露出部分を被うように形成する工程と、前記開口部より
不純物音拡散させることによシ、当該絶縁膜下の前記多
結晶合金層あるいは前記多結晶４電材料よシなる配線及
び前記多結晶合金層を通して前記多結晶合金層に接する
半導体領域に不純物を拡散する工程とを含むことを特徴
とする半纏体への不純物拡散方法が得られる。
膜を形成する工程と、該導電薄膜と前記半導体とが接触
する個所において該導電薄膜と前記半導体との合金化反
応を生せしめて多結晶合金層を形成する工程と、該多結
晶合金層あるいは該多結晶合金層に接続する多結晶導電
材料よシなる配線を被う様に絶縁膜を形成する工程と、
該絶縁膜の所定の領域′ｔ−開口し前記多結晶合金層の
一部あるいは前記多結晶導電材料よシなる配線の一部を
露出させた後、不純物を透過させる性質の絶縁膜を前記
露出部分を被うように形成する工程と、前記開口部より
不純物音拡散させることによシ、当該絶縁膜下の前記多
結晶合金層あるいは前記多結晶４電材料よシなる配線及
び前記多結晶合金層を通して前記多結晶合金層に接する
半導体領域に不純物を拡散する工程とを含むことを特徴
とする半纏体への不純物拡散方法が得られる。
巣に、本発明によれば、半導体基板ｌたは半導体薄膜上
に一４電薄膜全形成する工程と、該導電薄膜と前記半纏
体とが接触する個所において該導電薄膜と前記半導体と
の合金化反応を生じせしめて多結晶合金層を形成する工
程と、該多結晶付金層あるいは核多結晶合金層に接続す
る多結晶４′ｉ１を材料よりなる配線を被う様に絶縁膜
全形成する工程と、該絶縁膜の所定の領域を開口し前記
多結晶合金層の一部あるいは前記多結晶導電材料よシな
る配線の一部を露出せしめた後、不純物をドープせしめ
た絶縁膜を前記多結晶合金層あるいは前記多結晶導電材
料の露出表面を少くとも被う様に形成し、その後、熱処
理を行うことによって前記多結晶合金層あるいは前記多
結晶導電材料よシなる配線及び前記多結晶合金層ｋｍし
て前記多結晶合金層に接する半導体領域へ不純物を拡散
する工程とを含むことを特徴とする半導体への不純物拡
散方法が得られる。
に一４電薄膜全形成する工程と、該導電薄膜と前記半纏
体とが接触する個所において該導電薄膜と前記半導体と
の合金化反応を生じせしめて多結晶合金層を形成する工
程と、該多結晶付金層あるいは核多結晶合金層に接続す
る多結晶４′ｉ１を材料よりなる配線を被う様に絶縁膜
全形成する工程と、該絶縁膜の所定の領域を開口し前記
多結晶合金層の一部あるいは前記多結晶導電材料よシな
る配線の一部を露出せしめた後、不純物をドープせしめ
た絶縁膜を前記多結晶合金層あるいは前記多結晶導電材
料の露出表面を少くとも被う様に形成し、その後、熱処
理を行うことによって前記多結晶合金層あるいは前記多
結晶導電材料よシなる配線及び前記多結晶合金層ｋｍし
て前記多結晶合金層に接する半導体領域へ不純物を拡散
する工程とを含むことを特徴とする半導体への不純物拡
散方法が得られる。
（実施例）
次に図？用いて本発明による方法の実施例を説明する。
第１図（ａ） 、 （ｂ） 、 （ｒ：） 、 （ｄ）
は特許請求の範囲第１項の発明の詳細な説明するための
試料断面模式図である。
は特許請求の範囲第１項の発明の詳細な説明するための
試料断面模式図である。
まず第１図（ａＪに示した様にＰ型車結晶シリコン基板
１００の表面に厚さ１００ＯＡの酸化シリコン膜１０１
を形成し、通常のフォトリングラフィ工程によって一部
に１．朋の大きさの開口を設けた後、スパッタ法によシ
厚さ４００Ａのモリブデン族１０２を堆積する。欠如、
Ｓｉイオンを１００ｋｅＶで５×１０ ｃｍ 注入し、
開口部においてモリ１デンとシリコンとの混合層全形成
する。次に、５５０℃２０分間の熱処理を行うと開口部
のみにおいて硅化物反応が生じ、＃化シリコン膜１０１
上のモリブデン膜は未反応で残存する。
１００の表面に厚さ１００ＯＡの酸化シリコン膜１０１
を形成し、通常のフォトリングラフィ工程によって一部
に１．朋の大きさの開口を設けた後、スパッタ法によシ
厚さ４００Ａのモリブデン族１０２を堆積する。欠如、
Ｓｉイオンを１００ｋｅＶで５×１０ ｃｍ 注入し、
開口部においてモリ１デンとシリコンとの混合層全形成
する。次に、５５０℃２０分間の熱処理を行うと開口部
のみにおいて硅化物反応が生じ、＃化シリコン膜１０１
上のモリブデン膜は未反応で残存する。
次に、この未反応なモリブデン膜ｋ ＨｚＣｈ 系エツ
チング液で除去した後、酸化シリコン膜１０１をＨＦ水
溶液にて除去することによシ、第１図（ｂ）に示した様
に、厚さ約１ｏｏｏＸのモリブデン硅化物層１０３がシ
リコン基板１００の表面に形成される。
チング液で除去した後、酸化シリコン膜１０１をＨＦ水
溶液にて除去することによシ、第１図（ｂ）に示した様
に、厚さ約１ｏｏｏＸのモリブデン硅化物層１０３がシ
リコン基板１００の表面に形成される。
次に、気相成長法によって約６０００Ｘの酸化シリコン
膜１０４全形成し、９００℃で該酸化シリコン膜の緻密
化のためのアニールを２０分間行った後、通常のフォト
リングラフィ工程によって数μｍの大きさの開口を設け
、第１図（ｅ）に示した様にモリブデン硅化物層表面の
一部に露出面１０５を設けた。
膜１０４全形成し、９００℃で該酸化シリコン膜の緻密
化のためのアニールを２０分間行った後、通常のフォト
リングラフィ工程によって数μｍの大きさの開口を設け
、第１図（ｅ）に示した様にモリブデン硅化物層表面の
一部に露出面１０５を設けた。
次に、気相成長法により厚さ１ｏｏｏＸの酸化シリコン
膜１０６ ｔ−形成した後、９００℃で酸化シリコン膜
の緻密化を行った後、ＰＯＣ２ｓを含んだガス雰囲気に
おいて、９５０℃、３０分間の拡散全行うことによシ、
第１図（ｄ） Ｋ示した様Ｋ、酸化シリコン膜１０６全
通して燐がモリブデン硅化物層１０３を通して半導体中
へ拡散され、深さｏ、ｉμｍの燐拡散層１０７が形成さ
れた。酸化シリコン膜１０６の厚さはｔｏｏｏＸＫ限ら
ず、数百Ａ程度にうすくてもよい。つまシリン拡散層１
０７があまり深くならない程度の厚さに設定する。
膜１０６ ｔ−形成した後、９００℃で酸化シリコン膜
の緻密化を行った後、ＰＯＣ２ｓを含んだガス雰囲気に
おいて、９５０℃、３０分間の拡散全行うことによシ、
第１図（ｄ） Ｋ示した様Ｋ、酸化シリコン膜１０６全
通して燐がモリブデン硅化物層１０３を通して半導体中
へ拡散され、深さｏ、ｉμｍの燐拡散層１０７が形成さ
れた。酸化シリコン膜１０６の厚さはｔｏｏｏＸＫ限ら
ず、数百Ａ程度にうすくてもよい。つまシリン拡散層１
０７があまり深くならない程度の厚さに設定する。
第２図（ａ） 、 （ｂ）は特許請求の範囲第２項の発
明の詳細な説明するための試料断面模式図である。
明の詳細な説明するための試料断面模式図である。
第１図（ａ）〜＜ｅ）までと同様の製造工程を経た後、
気相成長法によシ膜厚５ｏｏｏＸの通常の萬龜度にリン
をドープし７ｃ＃化シリコン膜２０６を形成し、第２図
（ａ）に示した構造を得た。次に、窒素ガス雰囲気で９
５０℃、３０分間の熱処理を行うことによシ、酸化シリ
コン膜中に含まれた燐がモリブデン硅化物２０３全通し
てシリコン基板表面へ拡散され、第２図（ｂ）に示す如
く、浅い燐拡散層２０７が得られた。
気相成長法によシ膜厚５ｏｏｏＸの通常の萬龜度にリン
をドープし７ｃ＃化シリコン膜２０６を形成し、第２図
（ａ）に示した構造を得た。次に、窒素ガス雰囲気で９
５０℃、３０分間の熱処理を行うことによシ、酸化シリ
コン膜中に含まれた燐がモリブデン硅化物２０３全通し
てシリコン基板表面へ拡散され、第２図（ｂ）に示す如
く、浅い燐拡散層２０７が得られた。
第３図（ａｔ ｔ ＜ｂ＞ ｔ （ａ）は半導体表面に
形成した多結晶合金層上に史に多結晶導電材料による配
線を形成し、そこから不純物を拡散する実施例を説明す
るための試料断面模式図である。第１図（ａ）〜（ｅ）
までと同様な製造工程を経た後、スパッタ法によシ、全
面に膜厚５０００ Ｘの多結晶モリブデン硅化物を形成
した後、通常の水トエッチング法によシバターニングを
行いモリブデン硅化物配ａ３０６’ｃ形成し、第３図（
ａ）の＋１４造を形成した。次に、第３図（ｂ）に示し
た様に、気相成長法によシ膜厚約６００ＯＡの酸化シリ
コン膜３０７を形成し、緻密化のための９００℃のアニ
ールｆｔ２０分間行った後、通常のフォトリングラフィ
工程によシ開口を設け、モリブデン硅化物の露出表面３
０８を形成した。次に、第３図（ｃ）に示した様に、膜
厚１０００Ａの酸化シリコン膜３０９全形成し、緻密化
のために９００℃。
形成した多結晶合金層上に史に多結晶導電材料による配
線を形成し、そこから不純物を拡散する実施例を説明す
るための試料断面模式図である。第１図（ａ）〜（ｅ）
までと同様な製造工程を経た後、スパッタ法によシ、全
面に膜厚５０００ Ｘの多結晶モリブデン硅化物を形成
した後、通常の水トエッチング法によシバターニングを
行いモリブデン硅化物配ａ３０６’ｃ形成し、第３図（
ａ）の＋１４造を形成した。次に、第３図（ｂ）に示し
た様に、気相成長法によシ膜厚約６００ＯＡの酸化シリ
コン膜３０７を形成し、緻密化のための９００℃のアニ
ールｆｔ２０分間行った後、通常のフォトリングラフィ
工程によシ開口を設け、モリブデン硅化物の露出表面３
０８を形成した。次に、第３図（ｃ）に示した様に、膜
厚１０００Ａの酸化シリコン膜３０９全形成し、緻密化
のために９００℃。
２０分間のアニールを行った後、ｐｏｃｔ、 ＠用いて
９５０℃、３０分間の拡散を行うことにより、燐がモリ
ブデン硅化物配線３０６及びモリブデン硼化物層３０３
全通して拡散され、半導体表面に拡散層３１０が形成さ
れた。
９５０℃、３０分間の拡散を行うことにより、燐がモリ
ブデン硅化物配線３０６及びモリブデン硼化物層３０３
全通して拡散され、半導体表面に拡散層３１０が形成さ
れた。
以上いずれの実施例においても、モリブデン硅化物層を
介して実現された横方向拡散長は５００μｍ以上に達し
ておシ、本発明の如く、あらかじめ不純物の高速拡散路
として多結晶合金層を形成しておけば、従来不可能であ
った厚い絶縁膜下の半導体表面へ不純物全トープするこ
とが可能であることが明らかとなった。
介して実現された横方向拡散長は５００μｍ以上に達し
ておシ、本発明の如く、あらかじめ不純物の高速拡散路
として多結晶合金層を形成しておけば、従来不可能であ
った厚い絶縁膜下の半導体表面へ不純物全トープするこ
とが可能であることが明らかとなった。
また、上記実施例におりては多結晶合金層及び多結晶導
電材料からなる配線としてモリブデン硅化物を用いて説
明したが、タンタルやタングステンの硅化物あるいはこ
れらの多層膜を用いた場合にも同様な結果が確認された
。更に、チタン硅化物の場合も、試料作成の際に酸化７
リコン膜除去工程にドライエッテングヲ使用した点を除
けば、同様の結果であった。
電材料からなる配線としてモリブデン硅化物を用いて説
明したが、タンタルやタングステンの硅化物あるいはこ
れらの多層膜を用いた場合にも同様な結果が確認された
。更に、チタン硅化物の場合も、試料作成の際に酸化７
リコン膜除去工程にドライエッテングヲ使用した点を除
けば、同様の結果であった。
また、他のｎ型不純物であるＡｓ、ｐ型不純物であるホ
ウ素についても同様に卓効があった。
ウ素についても同様に卓効があった。
また、実施例において、多結晶合金層としてのモリブデ
ン姓化物形成に際して、モリブデン膜上からＳｔイオン
注入を行った後熱処理を行う形成手順が示されているが
、この方法は平滑かつ均一な硅化物を得る方法として知
られているものである。
ン姓化物形成に際して、モリブデン膜上からＳｔイオン
注入を行った後熱処理を行う形成手順が示されているが
、この方法は平滑かつ均一な硅化物を得る方法として知
られているものである。
Ｓｔイオン注入を行わないで単に熱処理にのみよって形
成された硅化物を多結晶合金層に用いた場合も同様な結
果てあった。
成された硅化物を多結晶合金層に用いた場合も同様な結
果てあった。
（発明の効果）
本発明による方法においては、半導体表面への不純物拡
散は不純物拡散速度が十分速い多結晶合金層を通して行
われているため、著しく大きな横方向拡散が実現され、
厚い絶縁膜下の半導体表面への不純物ドーピングが達成
された。
散は不純物拡散速度が十分速い多結晶合金層を通して行
われているため、著しく大きな横方向拡散が実現され、
厚い絶縁膜下の半導体表面への不純物ドーピングが達成
された。
従って本発明によれば、ＭＩＳ型トランジスタの従来の
製３Ｍ手順全逆転しうる。例えば、ソースおよびドレイ
ン形成のための不純物ドーピング全リンシリケートガラ
スからなる層間絶縁膜に設けたコンタクトホールから行
うことが可能である。このことは、特に＾性能集積回路
に不可欠な微細なＭＩＳ型トランジスタを形成する上で
極めて重要である。すなわち、従来は、拡散層深さ増大
のために充分実施しえなかったリンシリケートガラスの
緻密化や平坦化のための高温熱処理を充分に行うことが
可能となった。
製３Ｍ手順全逆転しうる。例えば、ソースおよびドレイ
ン形成のための不純物ドーピング全リンシリケートガラ
スからなる層間絶縁膜に設けたコンタクトホールから行
うことが可能である。このことは、特に＾性能集積回路
に不可欠な微細なＭＩＳ型トランジスタを形成する上で
極めて重要である。すなわち、従来は、拡散層深さ増大
のために充分実施しえなかったリンシリケートガラスの
緻密化や平坦化のための高温熱処理を充分に行うことが
可能となった。
また、本発明における多結晶合金層として高融点金属の
硅化物音用いた場合には数Ω／口〜２０Ω／口の低い電
気抵抗層が拡散層表面に形成されており、従来より大き
な問題点となっている浅い拡散層の抵抗増大の問題も同
時に解決された。
硅化物音用いた場合には数Ω／口〜２０Ω／口の低い電
気抵抗層が拡散層表面に形成されており、従来より大き
な問題点となっている浅い拡散層の抵抗増大の問題も同
時に解決された。
また本発明では、不純物拡散は多結晶付金層あるいは多
結晶導電材料からなる配線の開口部を被った絶縁膜、あ
るいは、不純物がドープされた絶縁膜から行われるため
Ｋ、拡散時に前記多結晶合金層または多結晶導電材料が
拡散雰囲気に直接さらされることはないので、多結晶合
金層あるいは多結晶導電材料からなる配Ｍ表面にはいか
なる表面おれも発生しなかった。
結晶導電材料からなる配線の開口部を被った絶縁膜、あ
るいは、不純物がドープされた絶縁膜から行われるため
Ｋ、拡散時に前記多結晶合金層または多結晶導電材料が
拡散雰囲気に直接さらされることはないので、多結晶合
金層あるいは多結晶導電材料からなる配Ｍ表面にはいか
なる表面おれも発生しなかった。
また本発明では、熱拡散法によっているためｒ１ｉ１記
の損傷回復のためのアニールは必費でなく、かつ、不純
物ドーピングが必要な高温熱処理を充分行った後に実施
されるために、浅い嵌合形成の点でイオン注入法よシ有
利である。
の損傷回復のためのアニールは必費でなく、かつ、不純
物ドーピングが必要な高温熱処理を充分行った後に実施
されるために、浅い嵌合形成の点でイオン注入法よシ有
利である。
以上本発明によって、微細なＭＩＳＩ−ランジスタのソ
ース及びドレインあるいは配線に用いる拡散層となしう
る高信頼でかつ低抵抗な浅い不純物拡散層の形成方法が
得られた。
ース及びドレインあるいは配線に用いる拡散層となしう
る高信頼でかつ低抵抗な浅い不純物拡散層の形成方法が
得られた。
第１ （ａ）〜（ｄ） 、 ％ ２図（ａ） ＊ （ｂ
） −＄ ３図（Ｂ）〜（ｅ）は笑流側を説明するため
の試料断面模式図。図中の爵号はそれぞれ以下のもの金
示す。 １００．２００，３００・・・単結晶シリコン基板、１
０１゜１０４．２０４，３０４，１０６，３０７，３０
９・・・酸化シリコン膜、１０２・・・モリブデン膜、
１０３，２０３，３０３・・・モリブデン硅化物層、１
０５．３０５・・・モリブデン硅化物の露出表面、１０
７，２０７，３１０・・・燐の拡散層、２０６・・・リ
ンをドープした酸化シリコン膜、３０６・・・モリブデ
ン硅化物配線、３０８・・・モリブデン硅化物配線の露
出表面 徐１図 ００ 第２図 第３図 ｊ／Ｕ
） −＄ ３図（Ｂ）〜（ｅ）は笑流側を説明するため
の試料断面模式図。図中の爵号はそれぞれ以下のもの金
示す。 １００．２００，３００・・・単結晶シリコン基板、１
０１゜１０４．２０４，３０４，１０６，３０７，３０
９・・・酸化シリコン膜、１０２・・・モリブデン膜、
１０３，２０３，３０３・・・モリブデン硅化物層、１
０５．３０５・・・モリブデン硅化物の露出表面、１０
７，２０７，３１０・・・燐の拡散層、２０６・・・リ
ンをドープした酸化シリコン膜、３０６・・・モリブデ
ン硅化物配線、３０８・・・モリブデン硅化物配線の露
出表面 徐１図 ００ 第２図 第３図 ｊ／Ｕ
Claims (1)
- 【特許請求の範囲】 １、半導体基板または半導体薄膜上に導電薄膜を形成す
る工程と、該導電薄膜と前記半導体とが接触する個所に
おいて該導電薄膜と前記半導体との合金化反応音生ぜし
めて多結晶合金層を形成する工程と、該多結晶合金層あ
るいは該多結晶合金層に接続する多結晶導電材料よ＃）
なる配線を被う様に絶縁膜全形成する工程と、該絶縁膜
の所定の領域全開口し前記多結晶合金層の一部あるいは
前記多結晶導電材料よりなる配線の一郡ｔ−ｉ出させた
後、不純物を透過させる性質の絶縁膜を前記露出郡分全
被うように形成する工程と、前記開口部より不純物全拡
散させることによシ、当該絶縁膜下の前記多結晶合金層
あるいは前記多結晶導電材料よシなる配線及び前記多結
晶合金層を通して前記多結晶合金層に接すふ半導体領域
に不純物を拡散する工程とを含むことを特徴とする半導
体への不純物拡散方法。 ２、半導体基板または半導体薄膜上に導電薄膜を形成す
る工程と、該導電＃膜と前記半導体とが接触する個所に
おいて該導電薄膜と前記半導体との合金化反応音生じせ
しめて多結晶合金層を形成する工程と、該多結晶合金層
あるいは該多結晶合金層に接続する多結晶導電材料よシ
なる配線ヲ被う様に絶縁膜全形成する工程と、該絶縁膜
の所定の領域を開口し＠紀要結晶合金層の一部あるいは
前記多結晶導電材料よシなる配線の一部１ｒ露出せしめ
た後、不純物をドープした絶縁膜を前記多結晶合金層あ
るいは前記多結晶導電材料の賑出表面を少くとも被う様
に形成し、その後、熱処ｍ’ｉ行うことＫよって前記多
結晶合金層あるいは前記多結晶導電材料よシなる配線及
び前記多結晶合金層を通して前記多結晶合金層に接する
半導体領域へ不純物を拡散する工程とを含むことを特徴
とする半導体への不純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049843A JPH0656835B2 (ja) | 1984-03-15 | 1984-03-15 | 半導体への不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049843A JPH0656835B2 (ja) | 1984-03-15 | 1984-03-15 | 半導体への不純物拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60193330A true JPS60193330A (ja) | 1985-10-01 |
| JPH0656835B2 JPH0656835B2 (ja) | 1994-07-27 |
Family
ID=12842349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59049843A Expired - Lifetime JPH0656835B2 (ja) | 1984-03-15 | 1984-03-15 | 半導体への不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656835B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563803A (en) * | 1992-03-19 | 1996-10-08 | Hitachi, Ltd. | Fluidized-bed equipment and pressurized fluidized-bed (combustion) combined cycle apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459731A (en) * | 1987-08-31 | 1989-03-07 | Hitachi Ltd | Buffer type gas breaker |
-
1984
- 1984-03-15 JP JP59049843A patent/JPH0656835B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459731A (en) * | 1987-08-31 | 1989-03-07 | Hitachi Ltd | Buffer type gas breaker |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563803A (en) * | 1992-03-19 | 1996-10-08 | Hitachi, Ltd. | Fluidized-bed equipment and pressurized fluidized-bed (combustion) combined cycle apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656835B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007097B1 (ko) | 반도체 장치의 제조 방법 | |
| US4273805A (en) | Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer | |
| JPH0523055B2 (ja) | ||
| JPS60254766A (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JPS6360549B2 (ja) | ||
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JPS59169179A (ja) | 半導体集積回路装置 | |
| USRE32351E (en) | Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPS5988868A (ja) | 半導体装置の製造方法 | |
| JPS6097668A (ja) | 半導体装置及びその製造方法 | |
| JPS61150377A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS5947473B2 (ja) | 半導体装置の製造方法 | |
| JPS60101930A (ja) | 半導体への不純物拡散方法 | |
| JPS60217666A (ja) | 半導体装置の製造方法 | |
| JPS60217667A (ja) | 半導体装置の製造方法 |