JPH03181072A - デイジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 り発明が解決しようとする問題点 Ｅ問題点を解決するための手段（第１図、第２図及び第
４図） １作用（第１図、第２図及び第４図） Ｇ実施例（第１図〜第４図） （Ｇｌ）第１の実施例 （Ｇｌ−１）実施例の構成 （Ｇ２）実施例の動作 （Ｇ３）実施例の効果 （Ｇ４）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はディジタル信号処理装置に関し、例えば演算処
理装置の外部記憶装置に適用し得る。

Ｂ発明の概要 本発明は、ディジタル信号処理装置において、記録時、
再生データの出力を停止した状態で再生信号処理回路を
動作させることにより、簡易な構成でリードアフタライ
トすることができる。

Ｃ従来の技術 従来、磁気記録再生装置においては、回転ドラムを用い
てディジタルオーディオ信号を記録再生し得るようにな
されたもの（以下ディジタルオーディオチーブレコーダ
と呼ぶ）がある。

このようなディジタルオーディオチーブレコーダにおい
ては、アナログ信号でなるオーディオ信号をディジタル
信号に変換して記録再生し、このとき当該ディジタル信
号を誤り検出訂正処理して再生することから、音質劣化
を有効に回避して、オーディオ信号を高密度に記録再生
することができる。

Ｄ発明が解決しようとする問題点 ところでディジタルオーディオチーブレコーダにおいて
、ディジタルオーディオ信号に代えてシリアルデータを
記録するようにすれば、例えば演算処理装置の外部記憶
装置として用いて、記憶容量の大きな外部記憶装置を得
ることができる。

この場合演算処理装置の外部記憶装置においては、記録
再生時、エラーの発生を確実に防止する必要があること
から、入力したデータが確実に記録されたか否か、デー
タを記録しながら再生して確認するいわゆるリードアフ
タライト機能が必要になる。

ところがこのようなり−ドアフタライト機能を得るため
には、記録系の信号処理回路と再生系の信号処理回路を
別途設ける必要があり、その分全体の構成が複雑化する
問題があった。

本発明は以上の点を考慮してなされたもので、簡易な構
成でリードアフタライト機能を得ることができるディジ
タル信号処理装置を提案しようとするものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、メモリ
回路１３と、記録時、入力データＤ　ＩＫｃを所定周期
でブロック化してメモリ回路１３に出力し、再生時、メ
モリ回路１３に格納された再生データＤＰＩを読み出し
て出力するデータ入出力回路１６と、記録時、メモリ回
路１３に格納された入力データＩ）■ｅの誤り検出訂正
用符号を生成し、誤り検出訂正用符号をメモリ回路１３
に出力し、再生時、メモリ回路１３に格納された再生デ
ータＤ□を誤り検出訂正してメモリ回路１３に出力する
誤り検出訂正回路２０と、記録時、メモリ回路１３に格
納された入力データＤ□、及び誤り検出訂正用符号を記
録信号Ｓ□、に変換して出力する記録信号生成回路２２
と、記録時、記録信号Ｓ□０を磁気テープ１５に出力す
る記録用ヘッド２６Ａ、２６Ｂと、記録用ヘッド２６Ａ
、２６Ｂに後行して磁気テープ１５を走査し、再生信号
Ｓ□を出力する再生用ヘッド２８Ａ、２８Ｂと、再生信
号ＳＩＦを復調して再生データＤＦｌｌをメモリ回路１
３に出力する再生信号処理回路３４とを具え、再生信号
処理回路３４は、再生データＤＰＩの出力動作を停止す
る出力停止手段４８．５８．６０．６４と、再生データ
ＤＰＩの誤りを検出する誤り検出手段６８を有し、記録
時、誤り検出手段６８の検出結果を出力すると共に、再
生データＤＰＩの出力を停止する。

Ｆ作用 記録時、再生信号処理回路３４において、再生データＤ
ＰＩの出力を停止すると共に、誤り検出手段６８の検出
結果を出力すれば、記録及び再生系を別途設けなくても
、リードアフタライトすることができる。

Ｇ実施例 以下、図面について本発明の一実施例を詳述する。

（Ｇ１）第１の実施例 （Ｇｌ−１）実施例の構成 第１図において、１は全体としてデータレコーダを示し
、演算処理装置の外部記憶装置として用いて当該演算処
理装置のデータＤＡＴＡを記録再生する。

すなわちデータレコーダ１において、システム制御回路
２は、制御データを生成してディジタル信号処理回路４
及びサーボ回路６に出力することにより、演算処理装置
の要求に応じて、当該データレコーダ１を所望の動作モ
ードに設定する。

これによりサーボ回路６においては、記録再生モードに
おいて、所定の速度で回転ドラム８及び磁気テープを駆
動するようになされている。

さらにシステム制御回路２は、記録時、インターフェー
ス回路８を介して演算処理装置（図示せず）からデータ
ＤＡＴＡを入力してメモリ回路１２に一時格納した後、
所定のタイ電ングで順次ディジタル信号処理回路４に出
力し、これにより当該データＤＡＴＡを順次磁気テープ
に記録する。

これに対して再生時、システム制御回路２は、ディジタ
ル信号処理回路４から出力される再生データＤＰＩをメ
モリ回路１３に一時格納した後、演算処理装置の要求に
応じて、当該メモリ回路１３に格納したデータをインタ
ーフェース回路８を介して演算処理装置に出力する。

さらにシステム制御回路２は、記録時、ディジタル信号
処理回路４から出力される誤り検出データＳＹＭＮに基
づいてリードアフタライト結果を検出し、当該検出結果
に基づいて、ディジタル信号処理回路４に記録データＤ
ａＥＣを再出力するようになされ、これによりデータＤ
ＡＴＡを確実に記録するようになされている。

第２図に示すように、ディジタル信号処理回路４は、通
常のディジタルオーディオチーブレコーダに用いられる
ディジタル信号処理回路で構成され、この実施例におい
ては、ディジタル信号入出力回路１４に入力されるディ
ジタルオーディオ信号１）ｍｕに代えて、データ入出力
回路１６に入力される記録データＤ□、を記録するよう
になされている。

すなわちディジタル信号処理回路４において、入出力回
路１８は、ＡＥＳ／ＥＢＵフォーマットのディジタルオ
ーディオ信号ＲＸを所定フォーマットのディジタルオー
ディオ信号に変換してディジタル信号入出力回路１４に
出力すると共に、ディジタル信号入出力回路１４から出
力されるディジタルオーディオ信号をＡＥＳ／ＥＢＵフ
ォーマットのディジタルオーディオ信号ＴＸに変換して
出力することにより、ＡＥＳ／ＥＢＵフォーマットのデ
ィジタルオーディオ信号ＲＸ及びＴＸを記録再生し得る
ようになされ、この実施例においては制御データに基づ
いて動作を停止するようになされている。

ディジタル信号入出力回路１４は、内蔵のカウンタ回路
で所定のクロック信号を順次カウントすることにより、
ｌインターリーブ周期３０〔−５ｅｃ）の回転ドラム基
準信号ＤＲＥＦを作成する。

さらにディジタル信号入出力回路１４は、記録時、入出
力回路１８を介して又は直接入力されるディジタルオー
ディオ信号ＤＡＩＪをインターリーブ周期でブロック化
してメモリ回路１３に格納するのに対し、再生時、メモ
リ回路１３に格納された再生オーディオデータを順次ロ
ードして出力するようになされ、この実施例においては
制御データに基づいて当該オーディオデータの入出力動
作を停止するようになされている。

データ入出力回路１６は、記録時、システム制御回路２
から出力される記録データＤ□、をインターリーブ周期
でブロック化した後、メモリインターフェース回路１０
を介してメモリ回路１３に格納するようになされ、この
ときディジタル信号入出力回路１４のカウント値をアド
レスデータとして用いることにより、記録データＤ□。

をインターリーブ処理するようになされている。

これにより記録時、メモリ回路１３においては、当該デ
ィジタル信号処理回路４をオーディオテープレコーダに
用いる場合、オーディオデータがブロック単位で格納さ
れるのに対し、この実施例においては、データ入出力回
路１６を介して入力された記録データＤ□、が当該オー
ディオデータに代えて格納されるようになされている。

これに対して再生時、データ入出力回路１６は、メモリ
回路１３に格納された再生データＤ□をシステム制御回
路２に出力し、このとき記録時と同様のアドレスデータ
を用いて再生データＤＰＩをロードすることにより、逆
インターリーブ処理するようになされている。

これにより再生時、当該ディジタル信号処理回路４にお
いては、当該ディジタル信号処理回路４をオーディオテ
ープレコーダに用いる場合、ディジタル信号入出力回路
１４を介して順次ディジタルオーディオ信号を出力し得
るのに対し、この実施例においては、データ入出力回路
１６を介して順次再生データＤＰＩを出力するようにな
されている。

誤り検出訂正回路（ＥＣＣ）２０は、記録時、メモリイ
ンターフェース回路１０及びデータバスＤＴｓｕｓを介
してメモリ回路１３に格納された記録データＤ　ｌｌＩ
Ｃを順次ロードし、ブロック単位で誤り訂正用の内符号
及び外符号でなるパリティ符号（すなわちＣ１及びＣ２
符号でなる）を生成した後、当該パリティ符号をメモリ
回路１３に格納する。

これに対して再生時、誤り検出訂正回路２０は、メモリ
回路１３に格納された再生データＤＰ１１を順次ロード
し、当該再生データＤ□の誤り検出及び誤り訂正を実行
してメモリ回路１３に格納する。

すなわち誤り検出訂正回路２０は、予めメモリ回路１３
に格納されたＣ１符号を用いた誤り検出結果に基づいて
、再生データＤ□を０１符号で誤り訂正した後、Ｃ２符
号、Ｃ１符号及びＣ２符号を用いた誤り検出及び訂正処
理を順次繰り返すようになされている。

これにより当該ディジタル信号処理口！！Ｉ４全体とし
て、誤り訂正処理を２回繰り返し、ビット誤りを低減す
るようになされている。

記録信号生成回路２２は、記録時、メモリ回路１３に格
納された記録データＤ□。及びそのパリティ符号を順次
ロードして８−ＩＯ変調する。

さらに記録信号生成回路２２は、変調信号をシリアルデ
ータに変換した後、ＡＴＦ）ラッキング制御用のパイロ
ット信号、同期信号等を付加して記録信号Ｓ□。を生成
する。

このとき記録信号生成＠ｌＲ２２は、回転ドラム基準信
号ＤＲＥＦ及びスイッチングパルス信号ＳＷＰを基準に
して記録用磁気ヘッド２６Ａ、２６Ｂが磁気テープを走
査するタイミングで記録信号Ｓｌ！。を出力する。

かくしてディジタルオーディオチーブレコーダ用のディ
ジタル信号処理回路４を用いて記録信号Ｓ□。を生成し
たことにより、ディジタルオーディオチーブレコーダの
記録オーマットに従って記録データＤ□、を記録するこ
とができる。

これに対して再生時、記録信号生成回路２２は、制御デ
ータに基づいて記録信号Ｓ０Ｃの生成を停止する。

記録／再生増幅回路２４は、記録時、記録信号Ｓ□、を
増幅して記録用磁気ヘッド２６Ａ及び２６Ｂに出力する
と共に、再生用磁気ヘッド２８Ａ及び２８Ｂから出力さ
れる再生信号５ＩＩＦを増幅してクロック信号抽出回路
３０に出力するのに対し、再生時、記録信号Ｓ□。の増
幅動作を停止する。

ここで磁気ヘッド２６Ａ〜２８Ｂは、磁気テープを９０
度巻き付けた状態で回転する回転ドラム９上に９０度の
角間隔で配置され、それぞれ１８０度対向する磁気ヘッ
ド２６Ａ及び２６Ｂが記録用に用いられるようになされ
ている。

これに対して残りの磁気ヘッド２８Ａ及び２８Ｂは、再
生用に用いられ、記録用磁気ヘッド２６Ａ及び２６Ｂに
対して後行する記録トラックを走行するように設定され
ている。

かくして記録／再生増幅回路２４を介して記録用磁気ヘ
ッド２６Ａ及び２６Ｂに記録信号Ｓ０゜を順次出力する
ことにより、記録データＤ０゜を順次記録することがで
き、さらに再生用磁気ヘッド２８Ａ及び２８Ｂを介して
記録直後の再生信号Ｓ□を得ることができる。

このとき第３図に示すように、サーボ回路６がドラムモ
ータを制御することにより、回転ドラム基準信号ＤＲＥ
Ｆ　（第３図（Ａ））及びスイッチングパルス信号ｓｗ
ｐ　（第３図（Ｂ））が位相同期するように回転ドラム
９が回転駆動され、これにより回転ドラム基準信号ＤＲ
ＥＦの１ノ４周期で記録信号Ｓ□、（第３図（Ｃ））を
供給した後、１周期遅延した続く１ノ４周期で当該記録
信号Ｓ□。を再生した再生信号５ＩＦ（第３図（Ｄ））
を得るようになされている（対応する信号に同一数字を
付して示す）。

クロック信号抽出回路３０は、記録／再生増幅回路２４
を介して得られる再生信号ＳＩＦから再生クロック信号
を抽出し、当該再生クロック信号を再生信号ＳＩＦと共
に再生信号処理回路３４に出力する。

再生信号処理回路３４は、再生クロック信号を基準にし
て、再生信号ＳＩＦを１０−８復調した後、その結果得
られる再生データＤＦＪをメモリ回路１３に出力する。

すなわち第４図に示すように、再生信号処理回路３４に
おいて、同期信号検出回路４０は、再生信号Ｓ０から同
期信号を抽出して１０−８復調回路４２及び制御回路４
４に出力する。

１０−８復調回路４２は、再生クロック信号を基準にし
て再生信号５ＩＩＦを復調して再生データＤ□を作成す
る。

アドレスデータ生成回路４６は、再生データＤ□を順次
カウントすると共に当該再生データＤｐａに含まれてな
るアドレスデータに基づいて、当該再生データＤ□をメ
モリ回路１３に格納するためのアドレスデータを生成し
、トライステートのバッファ回路４８を介して生成した
アドレスデータＤ＆。をアドレスバスＡＤｍｕｓに出力
する。

これに対してレジスタ回路５０及び５２は、制御回路４
４から出力される制御信号に基づいて再生データＤ□を
取り込むことにより、それぞれディジタルオーディオチ
ーブレコーダのメインデータエリア及びサブデータエリ
アから再生された再生データＤＰＩをラッチし、トライ
ステートのバッファ回路５８．６０を介してデータバス
ＤＴｍｕｓに出力する。

制御回路４４は、再生信号ＳＩＦに基づいて当該再生信
号処理回路３４の動作基準信号を作成すると共に、ゲー
ト回路６４を介してメモリ回路１３に書き込み要求信号
ＲＥＱを出力する。

バッファ回路４８．５８及び６０は、切り換え信号ＳＥ
Ｌに基づいて動作モードを切り換えることにより、再生
時、出力モードに切り換わるのに対し、記録時、ハイイ
ンピーダンスのモードに切り換わる。

これに応動してゲート回路６４は、切り換え信号ＳＥＬ
に基づいて、再生時、書き込み要求信号ＲＥＱを出力す
るのに対し、記録時、書き込み要求信号ＲＥＱの出力を
停止する。

これによりメモリ回路１３においては、再生時、書き込
み要求信号ＲＥＱに応答して、アドレスデータ生成回路
４４から出力されるアドレスデータＤａｍに基づいて、
順次レジスタ回路５０及び５２から出力される再生デー
タＤ、を格納するようになされ、これにより当該ディジ
タル信号処理回路４をディジタルオーディオチーブレコ
ーダに用いる場合、再生データＤ□をオーディオデータ
とサブデータとに分けてメモリ回路１３に格納し得るよ
うになされ、この実施例の場合、オーディオデータ及び
サブデータに代えて、記録データＤ■ｃの再生データＤ
ＰＩを格納することができる。

かくして再生時においては、再生信号処理回路３４と再
生動作する誤り検出訂正回路２０及びデータ入出力回路
１６でバスＤＴｓｕｓ及びＡＤｍｕｓが専有されること
から、当該メモリ回路１３に格納された再生データＤＰ
Ｉにおいては、誤り検出訂正回路２０で誤り検出訂正処
理した後、データ入出力回路１６を介してシステム制御
回路２に出力され、これにより磁気テープに記録した所
望のデータを再生して演算処理装置に出力することがで
きる。

これに対して記録時、バッファ回路４８．５８及び６０
がハイインピーダンスのモードに切り換わることにより
、記録信号生成回路２２と記録動作する誤り検出訂正回
路２０及びデータ入出力回路１６でバスＤＴｍｕｓ及び
ＡＤＩＬ＋、が専有され、これにより記録処理系と再生
系とで一部回路を共用するディジタル信号処理回路４に
おいても、確実に記録データＤ□ゎ及び再生データＤＰ
ＩＩを処理することができる。

さらにこのとき、記録再生系を別途設けなくても、記録
信号Ｓ□、を生成しながら再生信号ＳＰＩを再生データ
Ｄ、に復調し得、当該再生データＤＰ！ｌのエラーを当
該再生信号処理回路３４内で検出すれば、リードアフタ
ライト機能を得ることができ、その分全体として簡易な
構成のデータレコーダを得ることができる。

すなわち誤り検出回路６８は、ＣＩ符号を用いて再生デ
ータＤＰＭの誤り検出を実行し、再生時、当該誤り検出
結果をメモリ回路１３に出力するのに対し、記録時、誤
りのない検出結果が得られると論理レベルが立ち上がる
誤り検出データＳＹＭＮ（第３図（Ｅ））をシステム制
御回路２に出力する。

かくしてシステム制御回路２においては、当該誤り検出
データＳＹＭＮの論理レベルの立ち上がりをカウントす
ることにより、記録データＤｍｔｃを正しく再生し得る
か否か判断することができ、これによりリードアフタラ
イト結果を得ることができる。

従って当該カウント結果に基づいて、記録データＤ□、
を再記録することにより、確実にデータを記録すること
ができる。

なおこの実施例においては、ディジタルオーディオチー
ブレコーダ用のディジタル信号処理回路４を用いてデー
タレコーダを構成したことから、記録データＤＩ！、に
おいでは、ディジタルオーディオテープレコーダについ
て規格化されたメインデータエリア及びサブデータエリ
アにそれぞれ記録される。

さらにこのとき、ディジタルオーディオ信号を記録する
場合と同様に誤り検出訂正用のパリティ符号を生成した
ことから、Ｃ１符号で誤り検出することにより、全ての
データが誤りなく再生された場合は、１インタ一リーブ
周期で１４４Ｘ２回論理レベルが立ち上がる誤り検出デ
ータＳＹＭＮを得ることができる。

従って１インタ一リーブ周期でカウント値２８８が得ら
れると、確実にデータを記録再生し得ると判断すること
ができる。

さらに２８８以下のカウント値であっても、誤り検出訂
正回路２０で繰り返し誤り訂正することにより、ディジ
タル信号処理回路４から誤りのない再生データＤ０が得
られる場合がある。

従ってシステム制御回路２においては、カウント値が値
２８８未満の所定値以下のとき、記録データＤ□０を再
記録するように当該データレコーダ全体の動作を切り換
えるようになされ、これにより確実に記録データＤ□ゎ
を記録し得るようになされている。

かくしてバッファ回路４８．５８及び６０及びゲート回
路６４は再生データＤ□の出力動作を停止する出力停止
手段を構成する。

（Ｇ２）実施例の動作 以上の構成において、ディジタル信号処理回路８におい
て、メモリインターフェース回路１０、データ入出力回
路１６、ディジタル信号入出力回路１４、再生信号処理
回路３４、記録信号生成回路２２及び誤り検出訂正回路
２０は、メモリ回路１３に格納された制御データに基づ
いて動作を切り換え、記録時、メモリインターフェース
回路１０、データ入出力回路１６、再生信号処理回路３
４、記録信号生成回路２２及び誤り検出訂正回路２０が
記録モードで動作する。

これによりデータ入出力回路１６を介して入力される記
録データＤ　ＩＩＣがインターリーブ周期でブロック化
された後、インターリーブ処理してメモリ回路１３に順
次ブロック単位で格納される。

メモリ回路１３に格納された記録データＤ　ＩＩＥｃは
、誤り検出訂正回路２０でパリティ符号が作成され、当
該パリティ符号と共に記録信号生成回路２２で記録信号
ＳＯＣに変換される。

記録信号Ｓ　ＲＥＣは、記録用磁気ヘッド２６Ａ及び２
６Ｂに出力され、これにより順次記録データＤ□０を記
録することができる。

このとき記録用磁気ヘッド２６Ａ及び２６Ｂに対して後
行する再生用磁気ヘッド２８Ａ及び２８Ｂから再生信号
Ｓ□が得られ、当該再生信号ＳＩＦがクロック信号抽出
回路３０及び再生信号処理回路３４で再生される。

このとき再生信号処理回路３４においては、バスＤＴｓ
ｕｓへの再生データＤＰ１１の出力動作が停止制御され
ることから、再生データＤＰＩの誤り検出結果ＳＹＭＮ
だけがシステム制御回路２に出力され、これによりリー
ドアフタライト結果を検出することができる。

（Ｇ３）実施例の効果 以上のｍ威によれば、再生信号処理回路３４において再
生データＤ□の出力動作を停止すると共に、当該再生信
号処理回路３４で再生データＤ□の誤り検出結果を得る
ことにより、記録再生系を別途設けなくても、リードア
フタライト機能を得ることができ、その分簡易な構成の
データレコーダを得ることができる。

（Ｇ４）他の実施例 なお上述の実施例においては、再生信号処理回路で単に
再生データＤ□の誤り検出結果を得る場合について述べ
たが、本発明はこれに限らず、再生信号処理回路にカウ
ンタ回路を設け、当該再生信号処理回路でリードアフタ
ライト結果を判定してもよい。

さらに上述の実施例においては、オーディオ信号を記録
再生するディジタル信号処理回路を用いてデータレコー
ダを構成した場合について述べたが、本発明はこれに限
らず、データレコーダ専用のディジタル信号処理回路に
適用してもよい。

さらに上述の実施例においては、演算処理装置の外部記
憶装置に通用した場合について述べたが、本発明はこれ
に限らず、種々のデータを記録再生するディジタル信号
処理装置に広く適用することができる。

Ｈ発明の効果 上述のように本発明によれば、再生信号処理回路で再生
データの出力動作を停止すると共に再生データの誤り検
出結果を得ることにより、記録再生系の信号処理回路を
別途設けなくても、リードアフタライト機能を得ること
ができ、その分簡易な構成のディジタル信号処理装置を
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータレコーダを示す
ブロック図、第２図はディジタル信号処理回路を示すブ
ロック図、第３図はその動作の説明に供する信号波形図
、第４図は再生信号処理回路を示すブロック図である。 １・・・・・・データレコーダ、２・・・・・・システ
ム制御回路、４・・・・・・ディジタル信号処理回路、
１２．１３・・・・・・メモリ回路、１６・・・・・・
データ入出力回路、２０・・・・・・誤り検出訂正回路
、２２・・・・・・記録信号生成回路、３４・・・・・
・再生信号処理回路、４８．５日、６０・・・・・・バ
ッファ回路、６４・・・・・・ゲート回路、６８・・・
・・・誤り検出回路。

Claims (1)

1. 【特許請求の範囲】 メモリ回路と、 記録時、入力データを所定周期でブロック化して上記メ
   モリ回路に出力し、再生時、上記メモリ回路に格納され
   た再生データを読み出して出力するデータ入出力回路と
   、 記録時、上記メモリ回路に格納された上記入力データの
   誤り検出訂正用符号を生成し、上記誤り検出訂正用符号
   を上記メモリ回路に出力し、再生時、上記メモリ回路に
   格納された再生データを誤り検出訂正して上記メモリ回
   路に出力する誤り検出訂正回路と、 記録時、上記メモリ回路に格納された上記入力データ及
   び上記誤り検出訂正用符号を記録信号に変換して出力す
   る記録信号生成回路と、 記録時、上記記録信号を磁気テープに出力する記録用ヘ
   ッドと、 上記記録用ヘッドに後行して磁気テープを走査し、再生
   信号を出力する再生用ヘッドと、 上記再生信号を復調して上記再生データを上記メモリ回
   路に出力する再生信号処理回路と を具え、上記再生信号処理回路は、 上記再生データの出力動作を停止する出力停止手段と、
   上記再生データの誤りを検出する誤り検出手段を有し、
   記録時、上記誤り検出手段の検出結果を出力すると共に
   、上記再生データの出力を停止する ことを特徴とするディジタル信号処理装置。