JPH03181134A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH03181134A JPH03181134A JP32199189A JP32199189A JPH03181134A JP H03181134 A JPH03181134 A JP H03181134A JP 32199189 A JP32199189 A JP 32199189A JP 32199189 A JP32199189 A JP 32199189A JP H03181134 A JPH03181134 A JP H03181134A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- forming
- wiring
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に関する。特に多層配線
において層間絶縁膜に使用しているプラズマ窒化膜の形
成方法に関する。
において層間絶縁膜に使用しているプラズマ窒化膜の形
成方法に関する。
〈従来の技術〉
第２図は、従来の方法により形成された多層配線の断面
図である。
図である。
以下に従来の方法を示す。
まず、シリコンウェハ１０上に一層目ＡｌＳｉ配線２０
を形成後、層間絶縁膜としてプラズマ窒化膜４０を堆積
する。その後、フォト工程により窓開は壱行い、さらに
異方性ドライエツチングを行う。このため、プラズマ窒
化膜４０は垂直にエツチングされ、切り立った面が形成
される。次いで、シリコンウェハ１０上およびＡｌＳｉ
配線２０上に、二層目ＡｌＳｉ配線３０を形成するが、
この工程において、窓開けしたプラズマ窒化膜４０の端
面に到達し、かつその端面にほぼ垂直なスルーホール５
０が形成される。このスルーホール５０は多層配線の形
成における断線の原因となっていた。
を形成後、層間絶縁膜としてプラズマ窒化膜４０を堆積
する。その後、フォト工程により窓開は壱行い、さらに
異方性ドライエツチングを行う。このため、プラズマ窒
化膜４０は垂直にエツチングされ、切り立った面が形成
される。次いで、シリコンウェハ１０上およびＡｌＳｉ
配線２０上に、二層目ＡｌＳｉ配線３０を形成するが、
この工程において、窓開けしたプラズマ窒化膜４０の端
面に到達し、かつその端面にほぼ垂直なスルーホール５
０が形成される。このスルーホール５０は多層配線の形
成における断線の原因となっていた。
〈発明が解決しようとする課題〉
以上説明したように、垂直に加工されたスルーホールに
より引き起こされる二層目配線の断線は、多層配線工程
における大きな課題であった。本発明の方法では、ＵＴ
線のない二層目配線を形成することをその目的とする。
より引き起こされる二層目配線の断線は、多層配線工程
における大きな課題であった。本発明の方法では、ＵＴ
線のない二層目配線を形成することをその目的とする。
く課題を解決するための手段〉
本発明の多層配線の形成方法は、ウェハ上に一層目配線
を形成し、次いでそのウェハ上および一層目配線上にま
たがる層間絶縁膜を形成し、次にその層間絶縁膜上にパ
ターン形成されたレジストを形成した後、そのレジスト
をマスクとして層間絶縁膜をドライエツチングし、次い
でそのレジストを除去した後、上記層間絶縁膜および一
層目配線上にまたがる二層目配線を形成する方法におい
て、上記層間絶縁膜を所定の真空度でプラズマ窒化膜に
より形成するとともに、その窒化膜の形成過程で表面層
の所定深さの部分についてのみ反応室内の真空度をそれ
までの真空度よりも低下させることを特徴としている。
を形成し、次いでそのウェハ上および一層目配線上にま
たがる層間絶縁膜を形成し、次にその層間絶縁膜上にパ
ターン形成されたレジストを形成した後、そのレジスト
をマスクとして層間絶縁膜をドライエツチングし、次い
でそのレジストを除去した後、上記層間絶縁膜および一
層目配線上にまたがる二層目配線を形成する方法におい
て、上記層間絶縁膜を所定の真空度でプラズマ窒化膜に
より形成するとともに、その窒化膜の形成過程で表面層
の所定深さの部分についてのみ反応室内の真空度をそれ
までの真空度よりも低下させることを特徴としている。
〈作用〉
本発明の多層配線の形成方法は、プラズマ窒化膜の形成
過程で表面層の所定深さの部分についてのみ反応室内の
真空度をそれまでの真空度よりも低下させて堆積を行う
ことにより、後工程に行われるドライエツチングにおい
て、プラズマ窒化膜表面のエッチレートが速くなり、ま
た横方向へのエツチングが促進されるため、プラズマ窒
化膜の角部分は丸みをもった形状となる。
過程で表面層の所定深さの部分についてのみ反応室内の
真空度をそれまでの真空度よりも低下させて堆積を行う
ことにより、後工程に行われるドライエツチングにおい
て、プラズマ窒化膜表面のエッチレートが速くなり、ま
た横方向へのエツチングが促進されるため、プラズマ窒
化膜の角部分は丸みをもった形状となる。
以上のことによりその後の二層目配線の形成において、
スルーホール部でのくびれ等を解消することができ、断
線の無い二層目配線が形成される。
スルーホール部でのくびれ等を解消することができ、断
線の無い二層目配線が形成される。
〈実施例〉
第１図は本発明方法による実施例を経時的に示す模式断
面図である。
面図である。
（ａ）図に示すように、まずシリコンウェハ１上に一層
目ＡｌＳｉ配線２を形成する。
目ＡｌＳｉ配線２を形成する。
次いで、（ｂ）図に示すように、シリコンウェハ１およ
び一層目ＡｌＳｉ配線２上にまたがる層間絶縁膜をプラ
ズマＣＶＤ法ｔこよりプラズマ窒化膜４を堆積すること
により形成する。このプラズマ窒化膜４の形成は、その
膜厚を６０００人まで形成するが、その形成過程におい
て、膜表面より５００−１０００人の深さ部分の形成時
においてのみ、反応室内の真空度を０．２ＴＯｒｒから
０９Ｔｏｒｒに変化させて堆積を行う。このように真空
度を０．１Ｔｏｒｒ低下することにより、堆積された層
における窒化シリコンの分子はプラズマ中のシラン、ア
ンモニア以外の気体が膜の形成時に取り込まれるため、
真空度Ｑ、２Ｔｏｒｒの条件で堆積された層に比べ窒化
シリコンの分子は疎の状態で堆積される。このように形
成されたプラズマ窒化膜４の表面付近は、後述するエツ
チングの工程においてそのエッチレートは速くなる。
び一層目ＡｌＳｉ配線２上にまたがる層間絶縁膜をプラ
ズマＣＶＤ法ｔこよりプラズマ窒化膜４を堆積すること
により形成する。このプラズマ窒化膜４の形成は、その
膜厚を６０００人まで形成するが、その形成過程におい
て、膜表面より５００−１０００人の深さ部分の形成時
においてのみ、反応室内の真空度を０．２ＴＯｒｒから
０９Ｔｏｒｒに変化させて堆積を行う。このように真空
度を０．１Ｔｏｒｒ低下することにより、堆積された層
における窒化シリコンの分子はプラズマ中のシラン、ア
ンモニア以外の気体が膜の形成時に取り込まれるため、
真空度Ｑ、２Ｔｏｒｒの条件で堆積された層に比べ窒化
シリコンの分子は疎の状態で堆積される。このように形
成されたプラズマ窒化膜４の表面付近は、後述するエツ
チングの工程においてそのエッチレートは速くなる。
次いで、（Ｃ）図に示すように、フォトレジスト膜５を
形成する。
形成する。
次いで、（ｄ）図に示すように、フォト工程によりバタ
ーニングしたフォトレジスト膜５の窓開けを行う。
ーニングしたフォトレジスト膜５の窓開けを行う。
次いで、（ｅ）図に示すように、さらに上記フォトレジ
スト膜５をマスクとしてプラズマ窒化膜４を異方性ドラ
イエツチングし、上記フォトレジストｒ１ｇ、５を除去
する。このドライエツチングにおいては、プラズマによ
り異方性の強いエツチングが行われるが、同時に、表面
の物質をはぎとるスパッタエツチングも行われるため、
フォトレジスト膜５の窓開けを行った部分についてもフ
ォトレジスト膜５が横方向へ徐々に後退していく。さら
に上述したプラズマＣＶＤ法により形成されたプラズマ
窒化膜４の表面付近は、疎の状態で結合されているので
、エッチレートが速くなるため、これによりフォトレジ
スト膜５とプラズマ窒化膜４の表面のエッチレートの選
択比は小さくなり、従来の技術で生じていたエッチレー
トの差による段差は生じない。また、スルーホールの開
口部は丸みをもった形状となる。
スト膜５をマスクとしてプラズマ窒化膜４を異方性ドラ
イエツチングし、上記フォトレジストｒ１ｇ、５を除去
する。このドライエツチングにおいては、プラズマによ
り異方性の強いエツチングが行われるが、同時に、表面
の物質をはぎとるスパッタエツチングも行われるため、
フォトレジスト膜５の窓開けを行った部分についてもフ
ォトレジスト膜５が横方向へ徐々に後退していく。さら
に上述したプラズマＣＶＤ法により形成されたプラズマ
窒化膜４の表面付近は、疎の状態で結合されているので
、エッチレートが速くなるため、これによりフォトレジ
スト膜５とプラズマ窒化膜４の表面のエッチレートの選
択比は小さくなり、従来の技術で生じていたエッチレー
トの差による段差は生じない。また、スルーホールの開
口部は丸みをもった形状となる。
次いで、（ｆ）図に示すように、二層目ＡｌＳｉ配線３
の形成を行う。特に、二層目ＡｌＳｉ配線３の厚さが１
．４μｍで形成した場合、断線のない形状を得ることが
できる。
の形成を行う。特に、二層目ＡｌＳｉ配線３の厚さが１
．４μｍで形成した場合、断線のない形状を得ることが
できる。
〈発明の効果〉
本発明の方法によれば、断線のない多層配線を製造する
ことができ、最近のニーズの高まりにこたえることがで
きる。すなわち、多層配線によれば、集積度の高いＶＬ
Ｓ Ｉの配線が短縮でき、また配線によるチップ面積の
占有および信号の遅延を防く等、今後の高集積化に寄与
するところも大である。
ことができ、最近のニーズの高まりにこたえることがで
きる。すなわち、多層配線によれば、集積度の高いＶＬ
Ｓ Ｉの配線が短縮でき、また配線によるチップ面積の
占有および信号の遅延を防く等、今後の高集積化に寄与
するところも大である。
第１図は本発明方法による実施例を経時的に示す模式断
面図、第２図は従来例の説明図である。 シリコンウェハー 一層目ＡｌＳｉ配線 二層目ＡｌＳｉ配線 プラズマ窒化膜 フォトレジスト膜
面図、第２図は従来例の説明図である。 シリコンウェハー 一層目ＡｌＳｉ配線 二層目ＡｌＳｉ配線 プラズマ窒化膜 フォトレジスト膜
Claims (1)
- ウェハ上に一層目配線を形成し、次いでそのウェハ上
および一層目配線上にまたがる層間絶縁膜を形成し、次
にその層間絶縁膜上にパターン形成されたレジストを形
成した後、そのレジストをマスクとして層間絶縁膜をド
ライエッチングし、次いでそのレジストを除去した後、
上記層間絶縁膜および一層目配線上にまたがる二層目配
線を形成する方法において、上記層間絶縁膜を所定の真
空度でプラズマ窒化膜により形成するとともに、その窒
化膜の形成過程で表面層の所定深さの部分についてのみ
反応室内の真空度をそれまでの真空度よりも低下させる
ことを特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32199189A JPH03181134A (ja) | 1989-12-11 | 1989-12-11 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32199189A JPH03181134A (ja) | 1989-12-11 | 1989-12-11 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181134A true JPH03181134A (ja) | 1991-08-07 |
Family
ID=18138706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32199189A Pending JPH03181134A (ja) | 1989-12-11 | 1989-12-11 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082512A (ja) * | 1995-11-27 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1989
- 1989-12-11 JP JP32199189A patent/JPH03181134A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082512A (ja) * | 1995-11-27 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| JP3252780B2 (ja) | シリコン層のエッチング方法 | |
| JP2882301B2 (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH05243388A (ja) | 半導体装置の製造方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPS5933849A (ja) | 半導体装置およびその製造方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH08148567A (ja) | 半導体装置の製造方法 |