JPH03181162A - Ic package - Google Patents

Ic package

Info

Publication number
JPH03181162A
JPH03181162A JP1321086A JP32108689A JPH03181162A JP H03181162 A JPH03181162 A JP H03181162A JP 1321086 A JP1321086 A JP 1321086A JP 32108689 A JP32108689 A JP 32108689A JP H03181162 A JPH03181162 A JP H03181162A
Authority
JP
Japan
Prior art keywords
film
terminals
lead
lead terminal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1321086A
Other languages
Japanese (ja)
Inventor
Keiichi Tamura
恵一 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1321086A priority Critical patent/JPH03181162A/en
Publication of JPH03181162A publication Critical patent/JPH03181162A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To improve an accuracy by providing a reference hole for indicating a lead terminal position at a framelike film in which end flat parts of lead terminals are adhered. CONSTITUTION:After lead terminals 1 are formed, a film 3 is immediately coupled and adhered to the flat parts of the ends of terminals 2 to be integrated. Thus, the terminals 2 can be reinforced. A reference hole 4 for clarifying the positions of the terminals 2 adhered to the film 3 is formed. A mark 6 opposed to the hole 4 is provided on a printed circuit board, the hole 4 is aligned with the mark 6 at the time of mounting, and the terminals 2 are soldered to electrode pads 5. Thus, an accurate aligning can be facilitated.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、印刷配線板上に実装されるＩＣパッケージ
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC package mounted on a printed wiring board.

［従来の技術］ 従来のこの種のＩＣパッケージとしては第４図。[Conventional technology] Figure 4 shows a conventional IC package of this type.

第５図に示すものがあった。第４図は従来のＩＣパッケ
ージの構成の外観を示す斜視図で、図において（１〉は
ＩＣパッケージのモールド、（２）はそれぞれリード端
子であり、（２ａ）はリード端子（２〉のうち形が変形
してしまったリード端子を示す。There was one shown in Figure 5. FIG. 4 is a perspective view showing the external appearance of the structure of a conventional IC package. A lead terminal whose shape has been deformed is shown.

第５図は、第４図に示すＩＣパッケージを印刷配線板上
に実装する場合の手順を示す斜視図で、図において（２
ｃ）は全リード端子のセンタ位置、（５）はそれぞれ印
刷配線板上に設けられた電極パット、（５ｃ）は全電極
パットのセンタ位置を示す。FIG. 5 is a perspective view showing the procedure for mounting the IC package shown in FIG. 4 on a printed wiring board.
c) shows the center position of all lead terminals, (5) shows the electrode pads provided on the printed wiring board, and (5c) shows the center position of all the electrode pads.

ＩＣパッケージはモールド（１〉から多数のリード端子
（２〉を突出しており、一方、印刷配線板上には、これ
らのリード端子（２）に対向して、それぞれ電極パット
（５）が設けられている。そして各電極パット（５〉へ
各リード端子（２）を半田付けし、印刷配線板上へＩＣ
パッケージを実装する。The IC package has a large number of lead terminals (2) protruding from the mold (1), and electrode pads (5) are provided on the printed wiring board, facing each of these lead terminals (2). Then, solder each lead terminal (2) to each electrode pad (5) and place the IC on the printed wiring board.
Implement the package.

このＩＣパッケージの実装においては、各リード端子（
２）の間の間隔が微細なため、各電極パット（５）それ
ぞれへ、それぞれ対向する各リード端子（２）の精度良
い位置合わせを行う必要があり、このため第５図の上図
に示すように、全リード端子のセンタ位置（２Ｃ）と全
電極パラＩ・のセンタ位置（５ｃ）とを求め、これらの
位置を互いに合わせて位置合わせを行っている。When mounting this IC package, each lead terminal (
2), it is necessary to precisely align each lead terminal (2) facing each other with each electrode pad (5), as shown in the upper diagram of Figure 5. The center positions (2C) of all the lead terminals and the center positions (5c) of all the electrodes are determined, and these positions are aligned with each other.

この全電極パットのセンタ位？ｔｆｆｉ（５ｃ）は、印
刷配線板上に設けられた電極パットのセンタ位置である
ため、ズレや変形を生じにくく幾何学的に容易に求める
ことができるが、全リード端子のセンタ位置（２ｃ〉は
、製造工程などにおいて多少変形したリード端子（２ａ
〉などが存在する場合があり、このため実装する際に実
際に全リード端子（２）の位置を計測してセンタ位置を
求めることとしている。Is this the center position of all electrode pads? Since tffi (5c) is the center position of the electrode pad provided on the printed wiring board, it is difficult to cause displacement or deformation and can be easily determined geometrically, but the center position of all lead terminals (2c> is a lead terminal (2a) that has been slightly deformed during the manufacturing process.
>, etc., and therefore, when mounting, the positions of all lead terminals (2) are actually measured to determine the center position.

［発明が解決しようとする課題］ 上記のような従来のＩＣパッケージは以上のように構成
され、印刷配線板上に実装されるので、実装を行うため
の位置合わせは実際に全リード端子の位置を計測してセ
ンタ位置を求める作業が必要となる。[Problems to be Solved by the Invention] The conventional IC package as described above is configured as described above and is mounted on a printed wiring board, so alignment for mounting is actually done by adjusting the positions of all lead terminals. It is necessary to measure and find the center position.

また従来の構造では外力を受けるとリード端子が容易に
変形してしまい、リード端子が極端に変形してしまうと
求めたセンタ位置に誤差が生じ、位置合わせを行って実
装しても第５図の下図に示すように各リード端子と各電
極パットとの位置がずれてしまう等の問題点があった。In addition, in the conventional structure, the lead terminal easily deforms when subjected to external force, and if the lead terminal is extremely deformed, an error occurs in the determined center position, and even after alignment and mounting, as shown in Figure 5. As shown in the figure below, there were problems such as misalignment of each lead terminal and each electrode pad.

この発明はかかる課題を解決するためになされたもので
、簡単な構造により、リード端子を変形しにくくすると
共に、精度良い位置合わせを容易に行うことができるＩ
Ｃパッケージを得ることを目的としている。This invention has been made to solve these problems, and has a simple structure that makes it difficult to deform the lead terminal and allows for easy and accurate positioning.
The purpose is to obtain the C package.

［課題を解決するための手段］ この発明にかかるＩＣパッケージは、全リード端子先端
フラット部に貼り合わされることにより各フラット部を
連結する枠となる額縁形状のフィルムを設け、製造工程
においてリード端子形成直後に各フラット部へこのフィ
ルムを貼り付け、リード端子の位置を明確にする基準穴
をこのフィルムに設けることとしたものである。[Means for Solving the Problems] The IC package according to the present invention includes a frame-shaped film that is bonded to the flat portions at the tips of all the lead terminals to form a frame that connects the flat portions, and the lead terminals are attached in the manufacturing process. Immediately after formation, this film is attached to each flat part, and reference holes are provided in the film to clarify the positions of the lead terminals.

［作用］ この発明のＩＣパッケージにおいては、フィルムにより
リード端子が補強され、その変形を防ぐことができ、基
準穴によりリード端子位置が明確になるので、この基準
穴を用いてそれぞれのリード端子とそれぞれの電極パッ
トとの精度良い位置合わせが可能となる。[Function] In the IC package of the present invention, the lead terminals are reinforced by the film and can be prevented from deforming, and the reference holes make the lead terminal positions clear, so the reference holes are used to connect each lead terminal. Accurate positioning with each electrode pad is possible.

［実施例］ 以下、この発明の一実施例を図面を用いて説明する。第
１図、第２図はそれぞれこの発明の一実施例を示す図で
、第１図はこの実施例におけるＩＣパッケージの外観の
構成を示す斜視図であり、図において（１）はＩＣパッ
ケージのモールド、（２）はそれぞれリード端子、（３
）は全リード端子り２）の各先端フラット部に貼り合わ
されることにより各フラット部を連結する枠となる額縁
形状のフィルム、（４）はこのフィルム（３〉に設けら
れたリード端子位置を明確にするための基準穴を示す。[Example] An example of the present invention will be described below with reference to the drawings. FIGS. 1 and 2 each show an embodiment of the present invention, and FIG. 1 is a perspective view showing the external structure of an IC package in this embodiment. Mold, (2) are lead terminals, (3)
) is a frame-shaped film that is attached to each flat end of the entire lead terminal 2) to form a frame that connects the flat parts, and (4) indicates the lead terminal position provided on this film (3). Reference holes are shown for clarity.

また第２図は、第１図に示すＩＣパッケージを印刷配線
板上に実装する場合の手順を示す斜視図で、図において
（５）はそれぞれ印刷配線板上に設けられた電極パット
、（６）は基準穴（４）に対向して印刷配線板上に設け
られたマークを示す。FIG. 2 is a perspective view showing the procedure for mounting the IC package shown in FIG. 1 on a printed wiring board. ) indicates a mark provided on the printed wiring board facing the reference hole (4).

この実施例におけるＩＣパッケージはその製造工程にお
いて、リード端子（２）を形成後直ちにフィルム（３）
を第１図に示すように全リード端子（２）の先端の各フ
ラット部を連結して貼り付け、各フラット部をフィルム
（３）により一体化する。In the manufacturing process of the IC package in this embodiment, immediately after forming the lead terminals (2), the film (3) is
As shown in FIG. 1, the flat parts at the tips of all lead terminals (2) are connected and pasted together, and the flat parts are integrated with a film (3).

このようにフィルム（３）により全リード端子（２）が
一体止されることにより、各リード端子（２〉を補強す
ることができ、形成後のテスト、梱包。By integrally fixing all the lead terminals (2) with the film (3) in this way, each lead terminal (2>) can be reinforced and can be easily tested and packaged after formation.

輸送などの各工程におけるハンドリング時にリード端子
（２）の容易な変形を防止することができる。Easy deformation of the lead terminal (2) during handling in various steps such as transportation can be prevented.

そしてフィルム（３）の貼り付けを終えると、フィルム
（３）に貼り付けられたリード端子（２）の位置を明確
にするための基準穴〈４〉を設ける。After the film (3) has been pasted, a reference hole <4> is provided to clarify the position of the lead terminal (2) pasted on the film (3).

一方、印刷配線板上にはこの基準穴（４）に対向したマ
ーク（６）を設けておき、ＩＣパッケージを印刷配線板
上に実装する場合にはマーク（６）と基準穴（４）とを
合わせて位置合わせを行い、各電極パット（５）へ各リ
ード端子（２）を半田付けして実装する。On the other hand, a mark (6) opposite to this reference hole (4) is provided on the printed wiring board, and when the IC package is mounted on the printed wiring board, the mark (6) and the reference hole (4) are provided. Then, each lead terminal (2) is soldered and mounted to each electrode pad (5).

即ちこの実施例においては、リード端子（２）の形成後
直ちにフィルム（３）を貼り付けることにより、各リー
ド端子（２）を変形なく位置決めして固定することがで
き、従って基準穴（４）を設けることにより、リード端
子（２〉の位置を明確にすることができる。そして各リ
ード端子（２）がフィルム（３）により補強され、その
後の変形をも防止することができるので、印刷配線板上
への実装にあたり、基準穴（４）とマーク（６）とを合
わせるだけで、精度良い位置合わせを行うことができ、
各リード端子（２）と各電極パット（５）とをそれぞれ
精度良く半田付けすることができる。That is, in this embodiment, by pasting the film (3) immediately after forming the lead terminals (2), each lead terminal (2) can be positioned and fixed without deformation, and therefore the reference hole (4) By providing the lead terminals (2), the positions of the lead terminals (2) can be clearly defined.In addition, each lead terminal (2) is reinforced with the film (3), and subsequent deformation can be prevented, so printed wiring When mounting on the board, precise alignment can be achieved by simply aligning the reference hole (4) and mark (6).
Each lead terminal (2) and each electrode pad (5) can be soldered with high precision.

第３図はこの発明の他の実施例を示す斜視図で、この実
施例では印刷配線板上にマーク（６）の変わりに基準穴
（４）の内径と同一径を有する基準ピン（７〉を設けた
ものであり、基準穴（４）へ基準ピン（７）を機械的に
挿入することにより位置合わせを行うことができ、精度
良い位置合わせをより容易に行うことが可能となる。FIG. 3 is a perspective view showing another embodiment of the present invention. In this embodiment, instead of the mark (6) on the printed wiring board, there is a reference pin (7) having the same diameter as the inner diameter of the reference hole (4). The positioning can be performed by mechanically inserting the reference pin (7) into the reference hole (4), making it easier to perform accurate positioning.

なお上記実施例では、フィルム（３）の各四隅に円形の
基準穴（４）を設けることとしているが、センタリング
が可能なものであれば、基準穴（４）の位置はフィルム
（３）の四隅に限定されるものではなく、その形状が円
形に限定されるものでもない。In the above embodiment, circular reference holes (4) are provided at each of the four corners of the film (3), but if centering is possible, the position of the reference holes (4) should be at the position of the film (3). It is not limited to four corners, nor is its shape limited to a circle.

［発明の効果コ この発明は以上説明したように、フィルムによりリード
端子が補強されてリード端子の容易な変形を防止するこ
とができ、且つ、フィルムに開けられた基準穴を用いる
ことによって精度良い位置合わせを容易に行うことがで
きるという効果がある。[Effects of the Invention] As explained above, this invention can prevent the lead terminal from being easily deformed by reinforcing the lead terminal with the film, and can improve precision by using the reference hole drilled in the film. This has the effect that alignment can be easily performed.

【図面の簡単な説明】[Brief explanation of drawings]

第１図、第２図はそれぞれこの発明の一実施例を示す斜
視図、第３図はこの発明の他の実施例を示す斜視図、第
４図、第５図は従来のＩＣパッケージを示す図である。 図において（１〉はモールド、（２）はそれぞれリード
端子、（３）はフィルム、（４）は基準穴、（５）は電
極パット、（６）はマーク、（７）は基準ピンである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。FIGS. 1 and 2 are perspective views showing one embodiment of the present invention, FIG. 3 is a perspective view showing another embodiment of the invention, and FIGS. 4 and 5 show a conventional IC package. It is a diagram. In the figure, (1> is the mold, (2) is the lead terminal, (3) is the film, (4) is the reference hole, (5) is the electrode pad, (6) is the mark, and (7) is the reference pin. Note that the same reference numerals in each figure indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】 複数のリード端子を持ち、この複数のリード端子を印刷
配線板上に設けられた複数の電極パットにそれぞれ対応
して位置合わせし、各リード端子と各電極パットとをそ
れぞれ半田付けして上記印刷配線板上に実装するＩＣパ
ッケージにおいて、上記複数のリード端子各先端のフラ
ット部に貼り合わされることにより各フラット部を連結
する枠となる額縁形状のフィルム、 製造工程においてリード端子形成直後に各フラット部へ
上記額縁形状のフィルムを貼り付けて各リード端子を上
記フィルムで連結して固定し、上記フィルムにリード端
子の位置を明確にする基準穴を設ける手段、 上記複数のリード端子を上記複数の電極パットにそれぞ
れ位置合わせする際に上記基準穴と上記印刷配線板上に
上記基準穴に対向して設けられたマークとで位置合わせ
を行う手段、 を備えたＩＣパッケージ。[Claims] A device having a plurality of lead terminals, the plurality of lead terminals being aligned correspondingly to a plurality of electrode pads provided on a printed wiring board, and each lead terminal and each electrode pad being respectively aligned. In an IC package that is soldered and mounted on the printed wiring board, a frame-shaped film that is bonded to the flat portions at the tips of the plurality of lead terminals to form a frame connecting the flat portions; Immediately after the terminals are formed, a frame-shaped film is attached to each flat portion, each lead terminal is connected and fixed by the film, and a reference hole is provided in the film to clarify the position of the lead terminal; An IC package comprising means for aligning lead terminals with the plurality of electrode pads using the reference hole and a mark provided on the printed wiring board facing the reference hole.
JP1321086A 1989-12-11 1989-12-11 Ic package Pending JPH03181162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1321086A JPH03181162A (en) 1989-12-11 1989-12-11 Ic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1321086A JPH03181162A (en) 1989-12-11 1989-12-11 Ic package

Publications (1)

Publication Number Publication Date
JPH03181162A true JPH03181162A (en) 1991-08-07

Family

ID=18128660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1321086A Pending JPH03181162A (en) 1989-12-11 1989-12-11 Ic package

Country Status (1)

Country Link
JP (1) JPH03181162A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394773B1 (en) * 1999-10-15 2003-08-19 앰코 테크놀로지 코리아 주식회사 semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394773B1 (en) * 1999-10-15 2003-08-19 앰코 테크놀로지 코리아 주식회사 semiconductor package

Similar Documents

Publication Publication Date Title
JPH04234141A (en) Tab frame; connecting method of it to substrate
JPH03181162A (en) Ic package
JP2002090384A (en) Structure of motion sensor and internal connecting method
JPH03181158A (en) Ic package
CN100472833C (en) Magnetic Sensors and Sensor Devices
JPH0338089A (en) Fixing of ic
JPH0247890A (en) Soldering of electronic component
CN101656242A (en) Lead frame for physical quantity sensor, and manufacturing method therefor
US4282544A (en) Encapsulated hybrid circuit assembly
JPS6249636A (en) Substrate for mounting flip chip
JPH02111093A (en) Surface-mounting structure of semiconductor device
JPH0983093A (en) Printed wiring board
JPH1012661A (en) Semiconductor device and manufacturing method thereof
JPH0612614Y2 (en) Circuit board unit
JPH04127450A (en) Manufacture of lead frame and semiconductor device
JPH02266550A (en) Surface mounting type ic package
JPS63152134A (en) Tape carrier
JPH10239353A (en) Contact probe, probe device having the same, and method of manufacturing contact probe
JPH1126932A (en) Terminal joining method
JP2998751B1 (en) Ball mounting jig and method
JP2517002Y2 (en) Package for storing semiconductor devices
JP3156120B2 (en) Semiconductor device mounting structure
JPS61269335A (en) Electronic part
JPH03104149A (en) Semiconductor package
JPS58121654A (en) Package ic