JPH03181162A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH03181162A JPH03181162A JP1321086A JP32108689A JPH03181162A JP H03181162 A JPH03181162 A JP H03181162A JP 1321086 A JP1321086 A JP 1321086A JP 32108689 A JP32108689 A JP 32108689A JP H03181162 A JPH03181162 A JP H03181162A
- Authority
- JP
- Japan
- Prior art keywords
- film
- terminals
- lead
- lead terminal
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、印刷配線板上に実装されるＩＣパッケージ
に関するものである。
に関するものである。
［従来の技術］
従来のこの種のＩＣパッケージとしては第４図。
第５図に示すものがあった。第４図は従来のＩＣパッケ
ージの構成の外観を示す斜視図で、図において（１〉は
ＩＣパッケージのモールド、（２）はそれぞれリード端
子であり、（２ａ）はリード端子（２〉のうち形が変形
してしまったリード端子を示す。
ージの構成の外観を示す斜視図で、図において（１〉は
ＩＣパッケージのモールド、（２）はそれぞれリード端
子であり、（２ａ）はリード端子（２〉のうち形が変形
してしまったリード端子を示す。
第５図は、第４図に示すＩＣパッケージを印刷配線板上
に実装する場合の手順を示す斜視図で、図において（２
ｃ）は全リード端子のセンタ位置、（５）はそれぞれ印
刷配線板上に設けられた電極パット、（５ｃ）は全電極
パットのセンタ位置を示す。
に実装する場合の手順を示す斜視図で、図において（２
ｃ）は全リード端子のセンタ位置、（５）はそれぞれ印
刷配線板上に設けられた電極パット、（５ｃ）は全電極
パットのセンタ位置を示す。
ＩＣパッケージはモールド（１〉から多数のリード端子
（２〉を突出しており、一方、印刷配線板上には、これ
らのリード端子（２）に対向して、それぞれ電極パット
（５）が設けられている。そして各電極パット（５〉へ
各リード端子（２）を半田付けし、印刷配線板上へＩＣ
パッケージを実装する。
（２〉を突出しており、一方、印刷配線板上には、これ
らのリード端子（２）に対向して、それぞれ電極パット
（５）が設けられている。そして各電極パット（５〉へ
各リード端子（２）を半田付けし、印刷配線板上へＩＣ
パッケージを実装する。
このＩＣパッケージの実装においては、各リード端子（
２）の間の間隔が微細なため、各電極パット（５）それ
ぞれへ、それぞれ対向する各リード端子（２）の精度良
い位置合わせを行う必要があり、このため第５図の上図
に示すように、全リード端子のセンタ位置（２Ｃ）と全
電極パラＩ・のセンタ位置（５ｃ）とを求め、これらの
位置を互いに合わせて位置合わせを行っている。
２）の間の間隔が微細なため、各電極パット（５）それ
ぞれへ、それぞれ対向する各リード端子（２）の精度良
い位置合わせを行う必要があり、このため第５図の上図
に示すように、全リード端子のセンタ位置（２Ｃ）と全
電極パラＩ・のセンタ位置（５ｃ）とを求め、これらの
位置を互いに合わせて位置合わせを行っている。
この全電極パットのセンタ位？ｔｆｆｉ（５ｃ）は、印
刷配線板上に設けられた電極パットのセンタ位置である
ため、ズレや変形を生じにくく幾何学的に容易に求める
ことができるが、全リード端子のセンタ位置（２ｃ〉は
、製造工程などにおいて多少変形したリード端子（２ａ
〉などが存在する場合があり、このため実装する際に実
際に全リード端子（２）の位置を計測してセンタ位置を
求めることとしている。
刷配線板上に設けられた電極パットのセンタ位置である
ため、ズレや変形を生じにくく幾何学的に容易に求める
ことができるが、全リード端子のセンタ位置（２ｃ〉は
、製造工程などにおいて多少変形したリード端子（２ａ
〉などが存在する場合があり、このため実装する際に実
際に全リード端子（２）の位置を計測してセンタ位置を
求めることとしている。
［発明が解決しようとする課題］
上記のような従来のＩＣパッケージは以上のように構成
され、印刷配線板上に実装されるので、実装を行うため
の位置合わせは実際に全リード端子の位置を計測してセ
ンタ位置を求める作業が必要となる。
され、印刷配線板上に実装されるので、実装を行うため
の位置合わせは実際に全リード端子の位置を計測してセ
ンタ位置を求める作業が必要となる。
また従来の構造では外力を受けるとリード端子が容易に
変形してしまい、リード端子が極端に変形してしまうと
求めたセンタ位置に誤差が生じ、位置合わせを行って実
装しても第５図の下図に示すように各リード端子と各電
極パットとの位置がずれてしまう等の問題点があった。
変形してしまい、リード端子が極端に変形してしまうと
求めたセンタ位置に誤差が生じ、位置合わせを行って実
装しても第５図の下図に示すように各リード端子と各電
極パットとの位置がずれてしまう等の問題点があった。
この発明はかかる課題を解決するためになされたもので
、簡単な構造により、リード端子を変形しにくくすると
共に、精度良い位置合わせを容易に行うことができるＩ
Ｃパッケージを得ることを目的としている。
、簡単な構造により、リード端子を変形しにくくすると
共に、精度良い位置合わせを容易に行うことができるＩ
Ｃパッケージを得ることを目的としている。
［課題を解決するための手段］
この発明にかかるＩＣパッケージは、全リード端子先端
フラット部に貼り合わされることにより各フラット部を
連結する枠となる額縁形状のフィルムを設け、製造工程
においてリード端子形成直後に各フラット部へこのフィ
ルムを貼り付け、リード端子の位置を明確にする基準穴
をこのフィルムに設けることとしたものである。
フラット部に貼り合わされることにより各フラット部を
連結する枠となる額縁形状のフィルムを設け、製造工程
においてリード端子形成直後に各フラット部へこのフィ
ルムを貼り付け、リード端子の位置を明確にする基準穴
をこのフィルムに設けることとしたものである。
［作用］
この発明のＩＣパッケージにおいては、フィルムにより
リード端子が補強され、その変形を防ぐことができ、基
準穴によりリード端子位置が明確になるので、この基準
穴を用いてそれぞれのリード端子とそれぞれの電極パッ
トとの精度良い位置合わせが可能となる。
リード端子が補強され、その変形を防ぐことができ、基
準穴によりリード端子位置が明確になるので、この基準
穴を用いてそれぞれのリード端子とそれぞれの電極パッ
トとの精度良い位置合わせが可能となる。
［実施例］
以下、この発明の一実施例を図面を用いて説明する。第
１図、第２図はそれぞれこの発明の一実施例を示す図で
、第１図はこの実施例におけるＩＣパッケージの外観の
構成を示す斜視図であり、図において（１）はＩＣパッ
ケージのモールド、（２）はそれぞれリード端子、（３
）は全リード端子り２）の各先端フラット部に貼り合わ
されることにより各フラット部を連結する枠となる額縁
形状のフィルム、（４）はこのフィルム（３〉に設けら
れたリード端子位置を明確にするための基準穴を示す。
１図、第２図はそれぞれこの発明の一実施例を示す図で
、第１図はこの実施例におけるＩＣパッケージの外観の
構成を示す斜視図であり、図において（１）はＩＣパッ
ケージのモールド、（２）はそれぞれリード端子、（３
）は全リード端子り２）の各先端フラット部に貼り合わ
されることにより各フラット部を連結する枠となる額縁
形状のフィルム、（４）はこのフィルム（３〉に設けら
れたリード端子位置を明確にするための基準穴を示す。
また第２図は、第１図に示すＩＣパッケージを印刷配線
板上に実装する場合の手順を示す斜視図で、図において
（５）はそれぞれ印刷配線板上に設けられた電極パット
、（６）は基準穴（４）に対向して印刷配線板上に設け
られたマークを示す。
板上に実装する場合の手順を示す斜視図で、図において
（５）はそれぞれ印刷配線板上に設けられた電極パット
、（６）は基準穴（４）に対向して印刷配線板上に設け
られたマークを示す。
この実施例におけるＩＣパッケージはその製造工程にお
いて、リード端子（２）を形成後直ちにフィルム（３）
を第１図に示すように全リード端子（２）の先端の各フ
ラット部を連結して貼り付け、各フラット部をフィルム
（３）により一体化する。
いて、リード端子（２）を形成後直ちにフィルム（３）
を第１図に示すように全リード端子（２）の先端の各フ
ラット部を連結して貼り付け、各フラット部をフィルム
（３）により一体化する。
このようにフィルム（３）により全リード端子（２）が
一体止されることにより、各リード端子（２〉を補強す
ることができ、形成後のテスト、梱包。
一体止されることにより、各リード端子（２〉を補強す
ることができ、形成後のテスト、梱包。
輸送などの各工程におけるハンドリング時にリード端子
（２）の容易な変形を防止することができる。
（２）の容易な変形を防止することができる。
そしてフィルム（３）の貼り付けを終えると、フィルム
（３）に貼り付けられたリード端子（２）の位置を明確
にするための基準穴〈４〉を設ける。
（３）に貼り付けられたリード端子（２）の位置を明確
にするための基準穴〈４〉を設ける。
一方、印刷配線板上にはこの基準穴（４）に対向したマ
ーク（６）を設けておき、ＩＣパッケージを印刷配線板
上に実装する場合にはマーク（６）と基準穴（４）とを
合わせて位置合わせを行い、各電極パット（５）へ各リ
ード端子（２）を半田付けして実装する。
ーク（６）を設けておき、ＩＣパッケージを印刷配線板
上に実装する場合にはマーク（６）と基準穴（４）とを
合わせて位置合わせを行い、各電極パット（５）へ各リ
ード端子（２）を半田付けして実装する。
即ちこの実施例においては、リード端子（２）の形成後
直ちにフィルム（３）を貼り付けることにより、各リー
ド端子（２）を変形なく位置決めして固定することがで
き、従って基準穴（４）を設けることにより、リード端
子（２〉の位置を明確にすることができる。そして各リ
ード端子（２）がフィルム（３）により補強され、その
後の変形をも防止することができるので、印刷配線板上
への実装にあたり、基準穴（４）とマーク（６）とを合
わせるだけで、精度良い位置合わせを行うことができ、
各リード端子（２）と各電極パット（５）とをそれぞれ
精度良く半田付けすることができる。
直ちにフィルム（３）を貼り付けることにより、各リー
ド端子（２）を変形なく位置決めして固定することがで
き、従って基準穴（４）を設けることにより、リード端
子（２〉の位置を明確にすることができる。そして各リ
ード端子（２）がフィルム（３）により補強され、その
後の変形をも防止することができるので、印刷配線板上
への実装にあたり、基準穴（４）とマーク（６）とを合
わせるだけで、精度良い位置合わせを行うことができ、
各リード端子（２）と各電極パット（５）とをそれぞれ
精度良く半田付けすることができる。
第３図はこの発明の他の実施例を示す斜視図で、この実
施例では印刷配線板上にマーク（６）の変わりに基準穴
（４）の内径と同一径を有する基準ピン（７〉を設けた
ものであり、基準穴（４）へ基準ピン（７）を機械的に
挿入することにより位置合わせを行うことができ、精度
良い位置合わせをより容易に行うことが可能となる。
施例では印刷配線板上にマーク（６）の変わりに基準穴
（４）の内径と同一径を有する基準ピン（７〉を設けた
ものであり、基準穴（４）へ基準ピン（７）を機械的に
挿入することにより位置合わせを行うことができ、精度
良い位置合わせをより容易に行うことが可能となる。
なお上記実施例では、フィルム（３）の各四隅に円形の
基準穴（４）を設けることとしているが、センタリング
が可能なものであれば、基準穴（４）の位置はフィルム
（３）の四隅に限定されるものではなく、その形状が円
形に限定されるものでもない。
基準穴（４）を設けることとしているが、センタリング
が可能なものであれば、基準穴（４）の位置はフィルム
（３）の四隅に限定されるものではなく、その形状が円
形に限定されるものでもない。
［発明の効果コ
この発明は以上説明したように、フィルムによりリード
端子が補強されてリード端子の容易な変形を防止するこ
とができ、且つ、フィルムに開けられた基準穴を用いる
ことによって精度良い位置合わせを容易に行うことがで
きるという効果がある。
端子が補強されてリード端子の容易な変形を防止するこ
とができ、且つ、フィルムに開けられた基準穴を用いる
ことによって精度良い位置合わせを容易に行うことがで
きるという効果がある。
第１図、第２図はそれぞれこの発明の一実施例を示す斜
視図、第３図はこの発明の他の実施例を示す斜視図、第
４図、第５図は従来のＩＣパッケージを示す図である。 図において（１〉はモールド、（２）はそれぞれリード
端子、（３）はフィルム、（４）は基準穴、（５）は電
極パット、（６）はマーク、（７）は基準ピンである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
視図、第３図はこの発明の他の実施例を示す斜視図、第
４図、第５図は従来のＩＣパッケージを示す図である。 図において（１〉はモールド、（２）はそれぞれリード
端子、（３）はフィルム、（４）は基準穴、（５）は電
極パット、（６）はマーク、（７）は基準ピンである。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
Claims (1)
- 【特許請求の範囲】 複数のリード端子を持ち、この複数のリード端子を印刷
配線板上に設けられた複数の電極パットにそれぞれ対応
して位置合わせし、各リード端子と各電極パットとをそ
れぞれ半田付けして上記印刷配線板上に実装するＩＣパ
ッケージにおいて、上記複数のリード端子各先端のフラ
ット部に貼り合わされることにより各フラット部を連結
する枠となる額縁形状のフィルム、 製造工程においてリード端子形成直後に各フラット部へ
上記額縁形状のフィルムを貼り付けて各リード端子を上
記フィルムで連結して固定し、上記フィルムにリード端
子の位置を明確にする基準穴を設ける手段、 上記複数のリード端子を上記複数の電極パットにそれぞ
れ位置合わせする際に上記基準穴と上記印刷配線板上に
上記基準穴に対向して設けられたマークとで位置合わせ
を行う手段、 を備えたＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321086A JPH03181162A (ja) | 1989-12-11 | 1989-12-11 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321086A JPH03181162A (ja) | 1989-12-11 | 1989-12-11 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181162A true JPH03181162A (ja) | 1991-08-07 |
Family
ID=18128660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1321086A Pending JPH03181162A (ja) | 1989-12-11 | 1989-12-11 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394773B1 (ko) * | 1999-10-15 | 2003-08-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
-
1989
- 1989-12-11 JP JP1321086A patent/JPH03181162A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394773B1 (ko) * | 1999-10-15 | 2003-08-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04234141A (ja) | Ｔａｂフレームおよびその基板への接続方法 | |
| JPH03181162A (ja) | Ｉｃパッケージ | |
| JP2002090384A (ja) | 運動センサの構造および内部接続方法 | |
| JPH03181158A (ja) | Ｉｃパッケージ | |
| CN100472833C (zh) | 磁性传感器及传感器器件 | |
| JPH0338089A (ja) | Ｉｃの固定方法 | |
| JPH0247890A (ja) | 電子部品の半田付け方法 | |
| CN101656242A (zh) | 用于物理量传感器的引线框架及其制造方法 | |
| US4282544A (en) | Encapsulated hybrid circuit assembly | |
| JPS6249636A (ja) | フリツプチツプ搭載用基板 | |
| JPH1012661A (ja) | 半導体装置及びその製造方法 | |
| JPH0612614Y2 (ja) | 回路基板ユニツト | |
| JPH04127450A (ja) | リードフレームと半導体装置の製造方法 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPS63152134A (ja) | 液晶表示装置 | |
| JPH1126932A (ja) | 端子部の接合方法 | |
| JPH10239353A (ja) | コンタクトプローブおよびそれを備えたプローブ装置並びにコンタクトプローブの製造方法 | |
| JP2998751B1 (ja) | ボール搭載治具およびその方法 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3156120B2 (ja) | 半導体デバイスの実装構造 | |
| JPS61269335A (ja) | 電子部品 | |
| JPH03104149A (ja) | 半導体パッケージ | |
| JPS58121654A (ja) | パツケ−ジｉｃ | |
| JPH098080A (ja) | Ｌｓｉ実装用構造体および半導体装置の実装方法 | |
| JPH0349418Y2 (ja) |