JPH03181212A - Offset compensating circuit - Google Patents

Offset compensating circuit

Info

Publication number
JPH03181212A
JPH03181212A JP1320211A JP32021189A JPH03181212A JP H03181212 A JPH03181212 A JP H03181212A JP 1320211 A JP1320211 A JP 1320211A JP 32021189 A JP32021189 A JP 32021189A JP H03181212 A JPH03181212 A JP H03181212A
Authority
JP
Japan
Prior art keywords
offset
circuit
voltage
operational amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1320211A
Other languages
Japanese (ja)
Inventor
Tomoko Umezawa
梅澤 朋子
Osamu Mizutani
治 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1320211A priority Critical patent/JPH03181212A/en
Publication of JPH03181212A publication Critical patent/JPH03181212A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To control the DC offset voltage of output with an area that is economically realizable by providing a DC reference power supply to the input terminal of an operational amplifier to supply the DC voltage for offset control. CONSTITUTION:When a circuit consisting of the operational amplifier 8 has an offset, the input voltage value to be applied to the amplifier 8 from a DC reference power supply 1 is controlled in accordance with the offset output value. In such as case, the power supply 1 consists of a voltage dividing circuit consisting of a trimming controllable resistance, etc., and the output of the power supply 1 is changed in accordance with the offset. Thus the offset is controlled. Thus it is possible to control the DC offset voltage being an output regardless of the type of factor with an area that is economically realizable.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、演算増幅器(以下オペアンプと記載ン0pe
rational  Amplifier)を用いた回
路−のオフセット補償回路に係り、特にスイッチトキャ
パシタ(以下SCと記載)フィルタ回路に好適なオフセ
ット補償回路に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an operational amplifier (hereinafter referred to as an operational amplifier).
The present invention relates to an offset compensation circuit for a circuit using a rational amplifier, and particularly to an offset compensation circuit suitable for a switched capacitor (hereinafter referred to as SC) filter circuit.

[従来の払術] トランジスタ等の能動素子の多くは、その特t′が温度
に敏感であるため、素子温度の変動にょ一出力の直流レ
ベルが変動する。無人力時に増幅ω路の出力端子に現わ
れる直流成分をオフセットという。
[Conventional Wiring Technique] Since the characteristic t' of many active elements such as transistors is sensitive to temperature, the DC level of the output fluctuates as the element temperature fluctuates. The DC component that appears at the output terminal of the amplification ω path during unmanned operation is called offset.

例えば、オペアンプに関して、理想的なオペアンプでは
、入力電圧をゼロにすると、出力も当たゼロとなる。し
かし、実際のオペアンプでは、3カをゼロとしても出力
は完今にゼロにはならず、直流電圧が出力端子に生じる
ことがある。このよつな場合、出力を直流的にゼロにす
るためには、入力端fに、予め、直流電圧を加えておが
なけわばならない。この入力に加えるべき直流電圧をス
カオフセット電圧という。
For example, in an ideal operational amplifier, if the input voltage is zero, the output will also be zero. However, in an actual operational amplifier, even if the three forces are zero, the output does not completely become zero, and a DC voltage may be generated at the output terminal. In such a case, in order to make the output DC zero, it is necessary to apply a DC voltage to the input terminal f in advance. The DC voltage to be applied to this input is called the scar offset voltage.

オペアンプは、当初アナログコンピュータの演算用高利
得増幅器の呼称であったが、モノシリツク集積回路オペ
アンプが開発されるにおよび、極めて融通性のある有力
な回路素子として急速にその応用範囲が拡大し、代表的
リニア集積回路となるにいたっている。
Operational amplifier was originally the name for a high-gain amplifier for analog computer calculations, but with the development of monolithic integrated circuit operational amplifiers, its range of applications rapidly expanded as an extremely flexible and powerful circuit element, and it became the most popular. This has led to the development of linear integrated circuits.

第5図は、オペアンプのオフセット調整方法を示す回路
図である。
FIG. 5 is a circuit diagram showing a method for adjusting the offset of an operational amplifier.

抵抗R,,R,と、可変抵抗R0そしてキャパシタC1
をオフセットヌル端子に接続して構成され、実用的で簡
易な調整方法である。
Resistors R,,R,, variable resistor R0 and capacitor C1
This is a practical and simple adjustment method.

出力端子(○tJT)にオフセットがあれば、可変抵抗
R,の抵抗値を変化させ、適宜な入力オフセット電圧を
かけることにより、出力オフセット電圧を抑える。
If there is an offset at the output terminal (○tJT), the output offset voltage is suppressed by changing the resistance value of the variable resistor R and applying an appropriate input offset voltage.

このようなオペアンプに関しては、藤井信生著「演算増
幅回路の設計ノ(度盛出版(株)発行)のP、60、お
よびPP、66〜72に記載されている。
Such operational amplifiers are described in Nobuo Fujii, "Design of Operational Amplifier Circuits" (published by Domori Publishing Co., Ltd.), pages 60 and PP, 66-72.

現在、このオペアンプを利用した回路には様々のものが
ある。例えば、アクティブフィルタや、SCフィルタ回
路である。
Currently, there are various types of circuits that utilize this operational amplifier. For example, it is an active filter or an SC filter circuit.

フィルタは、希望する周波数帯のみの電力だけを通過さ
せ、他の周波数帯の電力を通過させないような周波数選
択性を持った伝送回路網である。
A filter is a transmission circuit network having frequency selectivity that allows only power in a desired frequency band to pass and does not allow power in other frequency bands to pass.

フィルタは、その要求する特性により、広域フィルタ、
低域フィルタ、帯域フィルタ、帯域消去フィルタ等に分
けられる。
Depending on the required characteristics, filters can be wide-area filters,
It can be divided into low-pass filters, bandpass filters, bandstop filters, etc.

フィルタは、通常、コイル(L)、コンデンサ(C)、
および、抵抗(R)で構成されるが、コイルは形状が大
きく、特に低周波においては、鉄心等を利用するため、
特性の良いコイルの実現が困難である。また、コイルは
集積回路(I C)化が困難であることもLCRフィル
タの大きな欠点であるコイルを使用せずに、抵抗および
コンデンサだけで、フィルタを構成することが出来るが
、LCRフィルタに比較して特性が悪く、特別な場合を
除いては、あまり使用されていない。
A filter usually consists of a coil (L), a capacitor (C),
It is composed of a resistor (R), but the coil is large in shape and uses an iron core etc. especially at low frequencies, so
It is difficult to realize a coil with good characteristics. Another major drawback of LCR filters is that coils are difficult to integrate into integrated circuits (ICs).It is possible to configure a filter using only resistors and capacitors without using coils, but compared to LCR filters, Due to its poor characteristics, it is not used much except in special cases.

このRCフィルタに能動素子(トランジスタ、オペアン
プ等)を加えた、いわゆるアクティブフィルタは、LC
Rフィルタの特性と同一の特性が得られ乙ばかりでなく
、LCRフィルタでは実現が困難な特性をも、アクティ
ブフィルタで構成できる。
The so-called active filter, in which active elements (transistors, operational amplifiers, etc.) are added to this RC filter, is
Not only can characteristics identical to those of the R filter be obtained, but also characteristics that are difficult to achieve with an LCR filter can be constructed with an active filter.

一方、キャパシタ(容量)、オペアンプを用いて所望の
フィルタ特性を実現するSCフィルタがある。SCフィ
ルタ回路に関しては、電子情報通信学会編「電子情報通
信ハンドブック」のPP。
On the other hand, there is an SC filter that uses a capacitor and an operational amplifier to achieve desired filter characteristics. Regarding SC filter circuits, please refer to the PP of the "Electronic Information and Communication Handbook" edited by the Institute of Electronics, Information and Communication Engineers.

271〜274に記載されている。271-274.

SC回路は、キャパシタと、周期的に開閉するスイッチ
、および、電圧制御電圧源とがら構成される。
The SC circuit is composed of a capacitor, a switch that opens and closes periodically, and a voltage-controlled voltage source.

電圧制御電圧源は、通常、オペアンプで実現される。実
際のSC回路の応答は過渡応答であるが、スイッチの開
閉は、回路応答が定常状態に達した後で行なうという条
件を課すことにより、定常状態だけに着目した解析が可
能である。これは、抵抗がOで、電荷が瞬時に移動する
ことと等価である。
Voltage controlled voltage sources are typically implemented with operational amplifiers. Although the response of an actual SC circuit is a transient response, by imposing a condition that the switch is opened and closed only after the circuit response reaches a steady state, analysis focusing only on the steady state is possible. This is equivalent to the resistance being O and the charge moving instantaneously.

第6図は、SC集積回路におけるC M OS形アナロ
グスイッチの構成を示す回路図である。
FIG. 6 is a circuit diagram showing the configuration of a CMOS type analog switch in an SC integrated circuit.

制御クロックの位相に伴い、半周期ごとに、nMOSと
pMOsにより端子A、Bがつながる。
Terminals A and B are connected by nMOS and pMOS every half cycle according to the phase of the control clock.

スイッチの開閉により、次の状態に伝達される情報は、
スイッチが開く直前にキャパシタに蓄積されていた電荷
、または、等価的な電圧である。
The information transferred to the next state by opening and closing the switch is:
It is the charge, or equivalent voltage, that was stored on the capacitor just before the switch opened.

スイッチの開閉を制御する信号をクロックと呼ぶ。クロ
ックの高レベル(1)、低レベル(0)でスイッチが開
閉する。クロックの状態が(φ、、φ、)(1,O)、
(o、+)の2通りある場合は2相クロツク、あるいは
、2相SC回路と呼ばれる。クロック波形には、スイッ
チの応答時間を考慮して(φ1.φ、)=(0,0)の
区間が設けられている。
The signal that controls the opening and closing of a switch is called a clock. The switch opens and closes at high level (1) and low level (0) of the clock. The state of the clock is (φ,,φ,)(1,O),
When there are two types (o, +), it is called a two-phase clock or a two-phase SC circuit. The clock waveform is provided with an interval of (φ1.φ,)=(0,0) in consideration of the response time of the switch.

また、SCフィルタを集積回路化したSC集積回路は、
アナログフィルタ回路を、理想スイッチ、キャパシタ(
容量)、および、オペアンプを用いて実現する方法であ
り、フィルタ定数がキャパシタの相対比、および、スイ
ッチ駆動のパルスの周期だけによって決定され、数百n
sから数msまでの広い範囲にわたる時定数を実現でき
るため、フィルタ機能の集積化に適した回路方式である
In addition, the SC integrated circuit, which is an integrated circuit of the SC filter, is
An analog filter circuit is constructed using ideal switches and capacitors (
capacitance) and an operational amplifier, the filter constant is determined only by the relative ratio of the capacitors and the period of the switch drive pulse, and the filter constant is several hundred nanometers.
Since it is possible to realize a time constant over a wide range from seconds to several milliseconds, it is a circuit system suitable for integrating filter functions.

このような、一般的なSC回路においては、入力端子に
入力が無い場合でも、出力端子に直流オフセットが発生
する。
In such a general SC circuit, a DC offset occurs at the output terminal even when there is no input at the input terminal.

このような、オフセットを補償するものとしては、特開
昭61−19−6612珍公報に記載の「スイッチキャ
パシタフィルりのオフセット自動補償回路Jがある。こ
れは、遮断周波数が信号成分より充分に低いローパスフ
ィルタ(オフセット電圧検出回路)、および、加算回路
を設けることにより、抽出したオフセット電圧とフィル
タの出力とを前向き、または、後向きに合成することに
より、素子の初期値偏差、および、変動に対しての影響
を受けに<<シて、オフセット電圧を低減するものであ
る。
As a device that compensates for such an offset, there is an automatic offset compensation circuit J based on a switched capacitor filter, which is described in Japanese Patent Laid-Open No. 61-19-6612. By providing a low-pass filter (offset voltage detection circuit) and an adder circuit, the extracted offset voltage and the output of the filter are combined in a forward or backward direction, thereby reducing the initial value deviation and fluctuation of the element. This is to reduce the offset voltage due to the influence of the offset voltage.

また、  rMicroelectron  J 、、
 13. + 982 JのPP37〜40に記載のG
 regorian  R、著rAn  0fTset
−free  5w1tced  Capacitor
BiquadJでは、オペアンプの入力オフセットに起
因する、SCフィルタの出力オフセットを低減する方法
が記載されている。。
Also, rMicroelectron J,,
13. + G described in PP37-40 of 982 J
regorian R, author rAn 0fTset
-free 5w1tced Capacitor
BiquadJ describes a method for reducing the output offset of an SC filter due to the input offset of an operational amplifier. .

また、藤井信生著「演算増幅回路の設計」 (度盛出版
(株)発行)のP、60、およびP、P、66〜72に
おいては、第5図に示したオペアンプ単体のオフセット
調整方法が記載されている。
In addition, in Nobuo Fujii's "Design of Operational Amplifier Circuits" (published by Domori Publishing Co., Ltd.), P. 60 and P. P. 66-72, there is a method for adjusting the offset of a single operational amplifier as shown in Figure 5. is listed.

[発明が解決しようとする課題] しかし、SCフィルタ回路においては、入力端子に直流
オフセットが無い場合でも、出力端子に直流オフセット
が発生する。これは、主に、オペアンプの入力オフセッ
ト電圧、および、SC回路に用いられるスイッチを介し
たクロックフィールドスルー成分が、オペアンプの入力
側に乗ることに起因する。この時の出力端子に発生する
直流オフセット電圧の大きさは、スイッチの大きさ、お
よび、SCの大きさにより、大きく異なる。
[Problems to be Solved by the Invention] However, in the SC filter circuit, even when there is no DC offset at the input terminal, a DC offset occurs at the output terminal. This is mainly due to the fact that the input offset voltage of the operational amplifier and the clock field-through component via the switch used in the SC circuit are on the input side of the operational amplifier. The magnitude of the DC offset voltage generated at the output terminal at this time varies greatly depending on the size of the switch and the size of the SC.

従来の技術におけるSCフィルタのオフセット補償回路
として、例えば、特開昭61−196612号公報に記
載のものがある。これは、出力信号を時定数の非常に大
きなローパスフィルタに通して直流オフセット成分を抽
出し、これをフィードバックして合成することにより、
出力の直流オフセット電圧を低減するものである。しか
し、このように、時定数が非常に大きなローパスフィル
タを作るためには、大きな面積が必要であり、集積化が
困難である。
As a conventional offset compensation circuit for an SC filter, there is one described in, for example, Japanese Patent Laid-Open No. 196612/1983. This is done by passing the output signal through a low-pass filter with a very large time constant to extract the DC offset component, and then feeding it back and synthesizing it.
This reduces the DC offset voltage of the output. However, in order to create such a low-pass filter with a very large time constant, a large area is required and integration is difficult.

また、r M 1croelectron Jや藤井信
生著「演算増幅回路の設計」で示された回路構成は、オ
ペアンプの入力オフセットに起因する出力オフセット電
圧の低減には有効であるが、スイッチトキャパシタ回路
の出力オフセットの、もう一つの主な発生原因であるク
ロックのフィールドスルーを含む、他の原因により発生
する出力オフセット電圧は低減出来ない。
In addition, the circuit configurations shown in rM 1croelectron J and Nobuo Fujii's ``Design of Operational Amplifier Circuits'' are effective in reducing the output offset voltage caused by the input offset of the operational amplifier, but the output of the switched capacitor circuit is Output offset voltages caused by other causes, including clock field-through, which is another major cause of offset, cannot be reduced.

本発明の目的は、これら従来技術の課題を解決し、経済
的に実現可能な面積で、原因の種類に係らず、出力の直
流オフセット電圧を調整することを可能とするオフセッ
ト補償回路を提供することである。
An object of the present invention is to provide an offset compensation circuit that solves these problems of the prior art and makes it possible to adjust the output DC offset voltage regardless of the type of cause in an economically feasible area. That's true.

〔課題を解決するための手段1 上記目的を達成するため、本発明のオフセット補償回路
は、(1)オペアンプの入力端子にオフセット調整用の
直流電圧を供給する直流基準電源を設けたことを特徴と
する。
[Means for Solving the Problems 1] In order to achieve the above object, the offset compensation circuit of the present invention is characterized in that: (1) a DC reference power supply that supplies a DC voltage for offset adjustment to the input terminal of the operational amplifier is provided. shall be.

また、(2)上記<1)に記載のオフセット補償回路に
おいて、直流基準電源はトリミング調整可能な抵抗によ
る分圧回路で構成され、この分圧回路の調整によりオフ
セット調整用の直流電圧を供給することを特徴とする。
(2) In the offset compensation circuit described in <1) above, the DC reference power supply is configured with a voltage divider circuit using a trimming-adjustable resistor, and the DC voltage for offset adjustment is supplied by adjusting the voltage divider circuit. It is characterized by

また、(3)上記(1)に記載のオフセット補償回路に
おいて、回路網はスイッチトキャバシタフィルタ回路で
あり、直流基?FIffl源に入力用スイッチトキャパ
シタを付与し、この入力用スイッチトキャパシタを介し
てオフセット調整用の直流電圧を供給することを特徴と
する。
(3) In the offset compensation circuit described in (1) above, the circuit network is a switched capacitor filter circuit, and is a DC based? It is characterized in that an input switched capacitor is provided to the FIffl source, and a DC voltage for offset adjustment is supplied via this input switched capacitor.

また、(4)上記(3)に記載のオフセット補償回路に
おいて、スイッチトキャパシタフィルタ回路は半導体集
積回路により構成され、かつ、直流基準電源はトリミン
グ調整可能な抵抗による分圧回路により構成され、この
直流基準電源は、半導体集積回路内、もしくは、半導体
集積回路外に設けられることを特徴とする。
(4) In the offset compensation circuit described in (3) above, the switched capacitor filter circuit is constituted by a semiconductor integrated circuit, and the DC reference power supply is constituted by a voltage divider circuit using a trimming-adjustable resistor, and this DC The reference power supply is characterized in that it is provided within the semiconductor integrated circuit or outside the semiconductor integrated circuit.

そして、(5)上記(3)に記載のオフセット補償回路
において、人力用スイッチトキャバシタを計算機のプロ
グラムに基づき構成、もしくは、容量素子のトリミング
により構成することを特徴とする。
(5) In the offset compensation circuit described in (3) above, the manually operated switched capacitor is configured based on a computer program or by trimming the capacitive element.

〔作用〕[Effect]

本発明においては、オペアンプからなる回路で、オフセ
ットがある場合には、オフセット出力値に合わせて、直
流基準電源からオペアンプへの入力型1r、値を調整す
る。この場合、直流基準電源をトリミング調整可能な抵
抗等による分圧回路で構成し、直流基準電源の出力をオ
フセットに合わせて変化させ、オフセットを調整する。
In the present invention, when there is an offset in a circuit consisting of an operational amplifier, the value of the input type 1r from the DC reference power source to the operational amplifier is adjusted in accordance with the offset output value. In this case, the DC reference power source is configured with a voltage dividing circuit including a trimmable and adjustable resistor, and the output of the DC reference power source is changed in accordance with the offset to adjust the offset.

また、スイッチトキャパシタフイルタ回路におけるオフ
セットに対しては、直流基準電源に入力用スイッチトキ
ャパシタを付与して、この人力用スイッチトキャパシタ
を介し、オフセット調整用の直流電圧を供給する。この
場合、直流基*を源の出力値の調整することにより、あ
るいは、直流基*[源の出力値は一定として、入力用ス
イッチトキャバシタを、計算機のプログラムに基づき構
成、もしくは、容量素子のトリミングにより構成し、こ
の入力用スイッチトキャパシタの容量を変化させて、オ
ペアンプへの入力値を変えて、オフセット調整する。
Furthermore, for offset in the switched capacitor filter circuit, an input switched capacitor is added to the DC reference power supply, and a DC voltage for offset adjustment is supplied via this manually operated switched capacitor. In this case, the DC base* can be adjusted by adjusting the output value of the source, or the input switched capacitor can be configured based on a computer program, or a capacitive element can be used. The offset is adjusted by changing the capacitance of this input switched capacitor and changing the input value to the operational amplifier.

[実施例1 以下本発明の実施例を、図面により詳細に説明する。[Example 1 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は、本発明を施したオフセット補償回路の一実施
例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of an offset compensation circuit according to the present invention.

一般的なSC回路による1次ローパスフィルタ0に、本
発明である基中電圧源l(以下V(rer)1と記載)
を入力SC5を介して入力した構成となっている。すな
わち、1次ローパスフィルタ9は、オペアンプ8にSC
4,6、そして、キャパシタC,を付与して、入力端子
11と出力端子12を介して外部回路と接続される構成
となっている。
The base voltage source l (hereinafter referred to as V(rer)1) of the present invention is added to the primary low-pass filter 0 using a general SC circuit.
is input via the input SC5. That is, the first-order low-pass filter 9 connects the operational amplifier 8 with SC.
4, 6, and a capacitor C, and are connected to an external circuit via an input terminal 11 and an output terminal 12.

そして、出力端子12の直流オフセット電圧補償用のV
 (ref) lは、スイッチS、と、このスイッチS
 と逆相のスイッチS8、および、入力SC5を介して
、オペアンプ8に入力される。また、SC・1とSC6
には、人力SC5と同様に、それぞれ、スイッチS と
S、が設けられている。
Then, V for compensating the DC offset voltage of the output terminal 12.
(ref) l is switch S, and this switch S
It is input to the operational amplifier 8 via a switch S8 having a phase opposite to that of the input signal SC5, and an input SC5. Also, SC・1 and SC6
, respectively, are provided with switches S and S, similarly to the human-powered SC5.

1次ローパスフィルタ9の入力端子11には、アナログ
信号が入力される。このアナログ信号は、スイッチトキ
ャパシタ4を介して、2相(φ、。
An analog signal is input to an input terminal 11 of the primary low-pass filter 9 . This analog signal is passed through a switched capacitor 4 into two phases (φ, .

φ、)のクロックにより制御されるスイッチS1とSl
の「1」、「O」のタイミングでオペアンプ8に入力さ
れ、そして、オペアンプ8により増幅されて、出力端子
12に出力される。
The switches S1 and Sl controlled by the clock of φ, )
The signal is input to the operational amplifier 8 at the timing of “1” and “O”, is amplified by the operational amplifier 8, and is output to the output terminal 12.

SC6とキャパシタC0は、オペアンプ8の負帰還回路
をなすものであり、オペアンプ8の増幅率を低減し、動
作を安定させるものである。
SC6 and capacitor C0 form a negative feedback circuit for operational amplifier 8, and reduce the amplification factor of operational amplifier 8 to stabilize its operation.

この1次ローパスフィルタ9は、キャパシタの相対比、
および、スイッチ駆動のパルスの周期だけによって決定
されたフィルタ定数を持つ。このフィルタ定数に基づき
、ある周波数以下の周波数のみを増幅して出力する。
This first-order low-pass filter 9 has a relative ratio of capacitors,
and has a filter constant determined only by the period of the switch drive pulse. Based on this filter constant, only frequencies below a certain frequency are amplified and output.

しかし、この1次ローパスフィルタ9において、入力端
子11に入力が無い場合でも、出力端子12には、通常
、直流オフセットが発生する。
However, in this primary low-pass filter 9, even when there is no input to the input terminal 11, a DC offset normally occurs at the output terminal 12.

それは、主に、オペアンプ8の人力オフセット電圧、お
よび、スイッチS1とS、を介したクロツクツイールド
スルー成分がオペアンプ8の反転入力側に乗ることに起
因する。また、出力端子12に発生する直流オフセット
電圧の大きさは、スイッチS、とSlの大きさ、および
、SC4,6と、キャパシタC0の大きさにより、大き
く異なる。
This is mainly due to the fact that the manual offset voltage of the operational amplifier 8 and the clock twist-through component via the switches S1 and S are on the inverting input side of the operational amplifier 8. Further, the magnitude of the DC offset voltage generated at the output terminal 12 varies greatly depending on the sizes of the switches S and Sl, and the sizes of SC4 and SC6 and capacitor C0.

V(ref)lは、その出力を変化させることが出来る
。そして、1次ローフィルタ9の出力端子I2の直流オ
フセット電圧の大きさに応じて、V[ref)lの基?
F’fi圧値を調整することにより、ゲイン−周波数特
性を変えずに出力端子12の直流オフセット電圧値を調
整する。
V(ref)l can change its output. Then, depending on the magnitude of the DC offset voltage at the output terminal I2 of the first-order low filter 9, the basis of V[ref)l?
By adjusting the F'fi pressure value, the DC offset voltage value of the output terminal 12 can be adjusted without changing the gain-frequency characteristics.

この時、出力オフセット電圧を必要とする場合にも、直
流オフセット電圧の大きさに応じて、V(ref)Iの
基準電圧値を調整するため、任意の値を得ることが可能
である。
At this time, even if an output offset voltage is required, the reference voltage value of V(ref)I is adjusted according to the magnitude of the DC offset voltage, so that an arbitrary value can be obtained.

第2図は、第1図における1次ローパスフィルタのゲイ
ン−周波数特性を示す説明図である。
FIG. 2 is an explanatory diagram showing the gain-frequency characteristics of the first-order low-pass filter in FIG. 1.

第1図のオペアンプ8は、演算精度を高くするために、
高利得で、さらに、帰還回路を付加している。そのため
に、非常に発振を起こしやすい。
The operational amplifier 8 in FIG. 1 is
It has high gain and also has a feedback circuit added. Therefore, it is very easy to cause oscillation.

第1図のオペアンプ8は、このような発振を起こさない
周波数特性を持つことが要求される。
The operational amplifier 8 shown in FIG. 1 is required to have frequency characteristics that do not cause such oscillation.

第3図は、第1図におけるV(ref)の抵抗による構
成を示す回路図である。
FIG. 3 is a circuit diagram showing the configuration of V(ref) in FIG. 1 using a resistor.

第3図(a)は、抵抗R,とR4を用いてV(ref)
1を実現するものである。この抵抗R3は、第3図(b
)に示されるR、、、 R,、〜Rnの抵抗から得られ
る。すなわち、単位抵抗RIll Ram〜Rnを並列
に用意しておき、希望するオフセット値に合うように、
R1からRnまでの抵抗を適宜にカットして得られる。
Figure 3(a) shows how V(ref) can be calculated using resistors R and R4.
1. This resistance R3 is
) is obtained from the resistances R, , R, , ~Rn. In other words, prepare unit resistors RIll Ram to Rn in parallel, and set them to match the desired offset value.
It is obtained by appropriately cutting the resistance from R1 to Rn.

この時、希望するオフセット値とカットする場所の対応
をさせる計算をプログラミングしたソフトで、オフセッ
ト測定器とレーザーカッターをつなぐことにより、オフ
セット値の測定と抵抗のカットを自動的に行なうことが
出来る。
At this time, by connecting an offset measuring device and a laser cutter using software that has been programmed to calculate the correspondence between the desired offset value and the cutting location, it is possible to automatically measure the offset value and cut the resistance.

第1図におけるSC回路を集積回路として実現した場合
には、V(ref)Iの回路を、このような抵抗分圧回
路として集積回路内、または、集積回路外のどちらでも
合わせ込むことが可能である。
When the SC circuit in Figure 1 is realized as an integrated circuit, it is possible to match the V(ref)I circuit as such a resistive voltage divider circuit either inside or outside the integrated circuit. It is.

第4図は、第1図におけるV(ref)のトランジスタ
による構成を示す回路図である。
FIG. 4 is a circuit diagram showing the configuration of the V(ref) transistor in FIG. 1.

第4図(a)は、しきい値電圧の異なるトランジスタT
riとTr2とにより構成するものであり、第1図にお
けるオペアンプ8への入力を変化させるために、第4図
(b)に示される容量のトリミングを行なう、すなわち
、単位キャパシタC,,,C,っ〜Cnを並列に用意し
ておき、希望するオフセット(直にあうように、C4□
からCnまでのキャパシタを適宜にカットして得られる
FIG. 4(a) shows transistors T with different threshold voltages.
In order to change the input to the operational amplifier 8 in FIG. 1, the capacitance shown in FIG. 4(b) is trimmed, that is, unit capacitors C, , C ,~ Prepare Cn in parallel, and set the desired offset (to match directly, C4□
It can be obtained by appropriately cutting a capacitor from Cn to Cn.

この時、第3図で説明したものと同様に、希望するオフ
セット値とカットする場所の対応をさせる計算をプログ
ラミングしたソフトで、オフセット測定器とレーザーカ
ッターをつなぐことにより、オフセット値の測定と調整
を自動的に行なうことが出来る。そして、第1図におけ
るSC回路を集積回路として実現した場合には、このよ
うに、トノミング可能なキャパシタとして、集積回路内
、または、集積回路外のどちらにでも合わせ込むことが
可能である。
At this time, the offset value can be measured and adjusted by connecting the offset measuring device and the laser cutter using software programmed with calculations that correspond to the desired offset value and the cutting location, similar to what was explained in Figure 3. can be done automatically. When the SC circuit shown in FIG. 1 is realized as an integrated circuit, it is possible to fit it either inside the integrated circuit or outside the integrated circuit as a capacitor that can be tuned.

また、V(ref)lの値を調整せずに、SC5を変化
させて直流オフセット電圧値を低減する場合、容量素子
としてのSC5を用いずに計算機等を用いて、集積回路
外部からプログラム可能な構成とすることにより、フィ
ルタ9の出力5(out)の直流オフセット電圧値に応
じて容量(SC5)の値を調整しても良い。
In addition, when reducing the DC offset voltage value by changing SC5 without adjusting the value of V(ref)l, it is possible to program from outside the integrated circuit using a computer etc. without using SC5 as a capacitive element. By adopting such a configuration, the value of the capacitance (SC5) may be adjusted according to the DC offset voltage value of the output 5 (out) of the filter 9.

尚、第1図におけるV (ref)の構成は、第3図、
および、第4図に記載した構成に限られるものでなく、
同様な結果を得られるものであれば良い。
The configuration of V (ref) in FIG. 1 is as shown in FIG.
And, the configuration is not limited to that shown in FIG.
Any method that can obtain similar results is fine.

以上、本実施例によれば、直流基準電源を入力すること
で、回路のオフセット電圧を調整しているので、小規模
な回路で大きなレンジのオフセット電圧に対応するSC
フィルタを実現することが出来る。そして、回路の周波
数応答を変えずに、オフセット電圧を調整することが出
来る。
As described above, according to this embodiment, the offset voltage of the circuit is adjusted by inputting the DC reference power supply, so the SC
A filter can be realized. The offset voltage can then be adjusted without changing the frequency response of the circuit.

また、直流基準電源を、抵抗による分圧回路で構成する
と、温度変化の影響を受けにくい直流基準電源を任意の
値で作ることが出来る。
Furthermore, if the DC reference power source is configured with a voltage dividing circuit using resistors, it is possible to create a DC reference power source with an arbitrary value that is less susceptible to temperature changes.

更に、SCフィルタ回路が半導体集積回路によリUl成
される場合には、同一チップ上に、オフセット補償回路
を作ることが出来るため、システム全体の小型化が図れ
る。
Furthermore, when the SC filter circuit is integrated with a semiconductor integrated circuit, the offset compensation circuit can be formed on the same chip, so that the entire system can be miniaturized.

そして、直流基(IT:電源の値を固定しても、入力用
のSCフィルタをトリミング可能な構成とするか、また
は、集+/I [iD路郊外部らプログラム可能な構成
とすることにより、出力オフセット電圧値に応じて、容
ff1(SC)のイ1αを調整し、オフセット電圧を調
整することが出来る。
Then, even if the value of the DC base (IT) power source is fixed, the input SC filter can be configured to be trimmable, or the input SC filter can be configured to be programmable from the suburban area. , the offset voltage can be adjusted by adjusting the capacitance ff1 (SC) i1α according to the output offset voltage value.

また、半専体集積回路外に、オフセット補償回路を備λ
た集会には、トリミング可能な抵抗による分)Elす1
路を外部に持つため、半1体集積回路をパッケージング
した後にも、抵抗のトリミングによりオフセット電圧を
調整することが出来る。
In addition, an offset compensation circuit is provided in addition to the semi-dedicated integrated circuit.
Trimable resistance for assembly) Els 1
Since the circuit is external, the offset voltage can be adjusted by trimming the resistor even after the semi-integrated circuit is packaged.

[発明の効果] 本発明によれば、経済的に実現可能な面積で、原因の種
頴に係らず、出力の直流オフセット電圧を調整すること
が可能である。
[Effects of the Invention] According to the present invention, it is possible to adjust the output DC offset voltage in an economically feasible area, regardless of the cause.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を施したオフセット補償回路の一実施例
を示す回路図、第2図は第1図における1次ローパスフ
ィルタのゲイン−周波数特性を示す説明図、第3図は第
1図におけるV(ref)の抵抗による構成を示す回路
図、第4図は第1図におけるV(ref)のトランジス
タによる構成を示す回路図、第5図はオペアンプのオフ
セット調整方法を示す回路図、第6図はSC集積回路に
おけるCMO8形アナログスイッチの構成を示す回路図
である。 ] : V(rcf)、4 : SC,5人力SC,6
,:SG、8:オペアンプ、9・1次ローパスフィルタ
、11・入力端子、12・出力端子、C0,Cキャパシ
タ、C4,、C,、〜Cn:単位キャパシタ。 Ro:可変抵抗、R1〜R9:抵抗、 R,、、R,、
〜Rn: 141位抵抗、S、、S、ニア−)−0グス
イツチ。 Trl、  Tr2: トランジスタ。 」 第 図 周波数 第 3 図 (a) 第 図 (a)
FIG. 1 is a circuit diagram showing an embodiment of an offset compensation circuit according to the present invention, FIG. 2 is an explanatory diagram showing the gain-frequency characteristics of the first-order low-pass filter in FIG. 1, and FIG. 4 is a circuit diagram showing the configuration of V(ref) in FIG. 1 using a transistor. FIG. FIG. 6 is a circuit diagram showing the configuration of a CMO8 type analog switch in an SC integrated circuit. ]: V (rcf), 4: SC, 5 manual SC, 6
, :SG, 8: Operational amplifier, 9. First-order low-pass filter, 11. Input terminal, 12. Output terminal, C0, C capacitor, C4,, C,, ~Cn: Unit capacitor. Ro: variable resistance, R1 to R9: resistance, R, , R,,
~Rn: 141st resistance, S,, S, near) -0 switch. Trl, Tr2: Transistor. ” Figure Frequency Figure 3 Figure (a) Figure (a)

Claims (5)

【特許請求の範囲】[Claims] (1)演算増幅器に、能動素子と受動素子とを接続した
構成からなる回路網に発生するオフセットを調整するオ
フセット補償回路において、上記演算増幅器の入力端子
に上記オフセットに対応した直流電圧を供給する直流基
準電源を設けたことを特徴とするオフセット補償回路。
(1) In an offset compensation circuit that adjusts the offset generated in a circuit network consisting of an operational amplifier connected to an active element and a passive element, a DC voltage corresponding to the offset is supplied to the input terminal of the operational amplifier. An offset compensation circuit characterized by being provided with a DC reference power supply.
(2)請求項1に記載のオフセット補償回路において、
上記直流基準電源は抵抗による分圧回路で構成され、該
抵抗のトリミングにより上記オフセットに対応した直流
電圧を供給することを特徴とするオフセット補償回路。
(2) In the offset compensation circuit according to claim 1,
The offset compensation circuit is characterized in that the DC reference power supply is configured with a voltage dividing circuit using resistors, and the DC voltage corresponding to the offset is supplied by trimming the resistors.
(3)請求項1に記載のオフセット補償回路において、
上記回路網はスイッチトキャパシタフィルタ回路であり
、上記直流基準電源に入力用スイッチトキャパシタを付
与し、該入力用スイッチトキャパシタを介して上記オフ
セットに対応した直流電圧を供給することを特徴とする
オフセット補償回路。
(3) In the offset compensation circuit according to claim 1,
The offset compensation circuit is characterized in that the circuit network is a switched capacitor filter circuit, and an input switched capacitor is provided to the DC reference power supply, and a DC voltage corresponding to the offset is supplied via the input switched capacitor. .
(4)請求項3に記載のオフセット補償回路において、
上記スイッチトキヤパシタフィルタ回路は半導体集積回
路により構成され、かつ、請求項2に記載の直流基準電
源を、該半導体集積回路の内部、もしくは、外部に設け
ることを特徴とするオフセット補償回路。
(4) In the offset compensation circuit according to claim 3,
An offset compensation circuit characterized in that the switched capacitor filter circuit is constituted by a semiconductor integrated circuit, and the DC reference power supply according to claim 2 is provided inside or outside the semiconductor integrated circuit.
(5)請求項3に記載のオフセット補償回路において、
上記入力用スイッチトキャパシタを計算機のプログラム
に基づき構成、もしくは、容量素子のトリミングにより
構成することを特徴とするオフセット補償回路。
(5) In the offset compensation circuit according to claim 3,
An offset compensation circuit characterized in that the input switched capacitor is configured based on a computer program or configured by trimming a capacitive element.
JP1320211A 1989-12-08 1989-12-08 Offset compensating circuit Pending JPH03181212A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1320211A JPH03181212A (en) 1989-12-08 1989-12-08 Offset compensating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1320211A JPH03181212A (en) 1989-12-08 1989-12-08 Offset compensating circuit

Publications (1)

Publication Number Publication Date
JPH03181212A true JPH03181212A (en) 1991-08-07

Family

ID=18118957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1320211A Pending JPH03181212A (en) 1989-12-08 1989-12-08 Offset compensating circuit

Country Status (1)

Country Link
JP (1) JPH03181212A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473723B1 (en) 1999-03-17 2002-10-29 General Electric Company Mimic high pass filter in a protective relay
JP2005229222A (en) * 2004-02-10 2005-08-25 Hamamatsu Photonics Kk Integration circuit and photo detector
JP2007043433A (en) * 2005-08-03 2007-02-15 Renesas Technology Corp Semiconductor integrated circuit device
JP2007116493A (en) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd Offset canceller
JP2010170470A (en) * 2009-01-26 2010-08-05 Fujitsu Semiconductor Ltd Constant voltage generation circuit and regulator circuit
US8102156B2 (en) 2006-09-08 2012-01-24 Ricoh Company, Ltd. Differential amplifier circuit and electric charge control apparatus using differential amplifier circuit
JP2018517328A (en) * 2015-04-10 2018-06-28 無錫華潤上華科技有限公司 Signal amplification circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473723B1 (en) 1999-03-17 2002-10-29 General Electric Company Mimic high pass filter in a protective relay
JP2005229222A (en) * 2004-02-10 2005-08-25 Hamamatsu Photonics Kk Integration circuit and photo detector
JP2007043433A (en) * 2005-08-03 2007-02-15 Renesas Technology Corp Semiconductor integrated circuit device
JP2007116493A (en) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd Offset canceller
US8102156B2 (en) 2006-09-08 2012-01-24 Ricoh Company, Ltd. Differential amplifier circuit and electric charge control apparatus using differential amplifier circuit
JP2010170470A (en) * 2009-01-26 2010-08-05 Fujitsu Semiconductor Ltd Constant voltage generation circuit and regulator circuit
JP2018517328A (en) * 2015-04-10 2018-06-28 無錫華潤上華科技有限公司 Signal amplification circuit

Similar Documents

Publication Publication Date Title
US7166991B2 (en) Adaptive biasing concept for current mode voltage regulators
US5061900A (en) Self-zeroing amplifier
KR100733439B1 (en) A constant-voltage circuit
US10996697B2 (en) Switched capacitor biasing circuit
US5572161A (en) Temperature insensitive filter tuning network and method
US5621355A (en) Sampled data-biasing of continuous time integrated circuit
US4760353A (en) Integrated gyrator oscillator
JPH03181212A (en) Offset compensating circuit
US4578603A (en) Temperature-independent gain control circuit
US9729126B2 (en) Method and implementation for accurate gain-bandwidth product tuning
US20090121690A1 (en) Voltage regulator
JPH02174414A (en) Semiconductor integrated circuit device
US8045317B2 (en) Current limited voltage source with wide input current range
US5994951A (en) Automatic-tuning circuit for integrated continuous-time MOSFET-C filters
JPH0629782A (en) High-frequency continuous time filter circuit
JPH06244655A (en) Circuit and method for stabilizing secondarily tunable active filter
KR20020073264A (en) Filter circuit, semiconductor device, filter system and signal frequency control method
JPH1079643A (en) Cut-off frequency stabilization device using transconductance
JPH04329016A (en) Equivalent inductance circuit
JPH0821831B2 (en) Integrator circuit
EP0208433A2 (en) Response-gain independent amplifier
Thitimahatthanakusol et al. An electronic controllable biquadratic filter based on single MO-CCCCTA
Ritnathikul et al. Design of an Electronically Controlled Biquadratic Filter Using Commercial ICs
GB2393868A (en) A monolithic filter with transconductance amplifiers having process and temperature stabilised gain
JP2715531B2 (en) Voltage divider circuit