JPH03181249A - Data transmitting device - Google Patents
Data transmitting deviceInfo
- Publication number
- JPH03181249A JPH03181249A JP1319910A JP31991089A JPH03181249A JP H03181249 A JPH03181249 A JP H03181249A JP 1319910 A JP1319910 A JP 1319910A JP 31991089 A JP31991089 A JP 31991089A JP H03181249 A JPH03181249 A JP H03181249A
- Authority
- JP
- Japan
- Prior art keywords
- section
- reset
- processing
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送装置に関し、特にこの装置に入力さ
れる受信フレームデータによるリセット方式を改良した
データ伝送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device, and more particularly to a data transmission device with an improved reset method using received frame data input to the device.
従来、この種のデータ伝送装置は、第3図のブロック図
に示すように、受信インタフェース部11、受信バッフ
ァ12、同期検出部13、FC8検定部14、アドレス
検出部15、Cテコ−1部16、受信制御部17からな
る受信部9と、送信部10および処理部8Aにより構成
される。Conventionally, this type of data transmission device has a reception interface section 11, a reception buffer 12, a synchronization detection section 13, an FC8 verification section 14, an address detection section 15, and a C-lever 1 section, as shown in the block diagram of FIG. 16, a reception section 9 consisting of a reception control section 17, a transmission section 10, and a processing section 8A.
今、受信部9に第2図のデータフォーマットに示すよう
な受信フレームデータが入力されると、同期フラグF、
アドレスA、コントロール部C、データ部D、フレーム
チェーク部FC8の各データがそれぞれ、同期検出部1
3、アドレス検出部15、Cテコ−1部16、FC3検
出部15で検出される。ここで受信検出部17は同期検
出部13の検出信号を基に各フレーム内データのタイミ
ング信号を発生し制御している。また、データ信号は受
信バッファ12を介して処理部8Aに送られる。Now, when received frame data as shown in the data format of FIG. 2 is input to the receiving section 9, the synchronization flag F,
Each data of the address A, control section C, data section D, and frame check section FC8 is transmitted to the synchronization detection section 1.
3. Detected by address detection section 15, C lever 1 section 16, and FC3 detection section 15. Here, the reception detection section 17 generates and controls timing signals for data within each frame based on the detection signal of the synchronization detection section 13. Further, the data signal is sent to the processing section 8A via the reception buffer 12.
ここで入力された受信フレームデータをリモートリセッ
トする時には、データフォーマットのコントロール部C
で定義されるリセット指令が受信バッファ12を介して
処理部8Aに通知され、処理部8Aのソフト処理によっ
てこのデータ伝送装置がリセットされていた。When remotely resetting the received frame data input here, use the data format control section C.
A reset command defined by .
上述した従来のデータ伝送装置は、このデータ伝送装置
をリモートリセットする時に、データフォーマットのコ
ントロール部Cで定義されるリセット指令が受信バッフ
ァ12を介して処理部8Aに通知され、処理部8Aのソ
フト処理によってこのデータ伝送装置がリセットされる
ようになっているので、処理部8Aのソフトウェアが暴
走している場合には、リモートリセットすることができ
ないという欠点がある。In the conventional data transmission device described above, when the data transmission device is remotely reset, a reset command defined by the data format control section C is notified to the processing section 8A via the reception buffer 12, and the software of the processing section 8A is sent to the processing section 8A. Since this data transmission device is reset by processing, there is a drawback that remote reset is not possible if the software of the processing section 8A goes out of control.
本発明のデータ伝送装置は入力される受信フレームデー
タに含まれるリモートリセ・ント指令コードであるコン
トロール部Cコードを検出するCデコード部と、前記C
デコード部の制御信号を入力してソフトウェア処理によ
るリセット動作を行う処理部とを有するデータ伝送装置
において、前記Cデコード部の他の一つの制御信号を入
力してリセット用制御信号を前記処理部のリセット入力
端子に送出するパルス生成部を有し、前記処理部が前記
リセット用制御信号によりソフトウェア処理とは無関係
にリセット動作を行う。The data transmission device of the present invention includes a C decoding unit that detects a control unit C code that is a remote reset command code included in input received frame data;
In a data transmission device having a processing section which inputs a control signal of a decoding section and performs a reset operation by software processing, another control signal of the C decoding section is inputted and a reset control signal is sent to the processing section. It has a pulse generation section that sends out a pulse to a reset input terminal, and the processing section performs a reset operation independently of software processing based on the reset control signal.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図である。第1図
の実施例は従来例と同様に受信インタフェース部11、
受信バッファ12、同期検出部13、FCS検定部14
、アドレス検出部15、Cテコ−1部16、受信制御部
17が構成されているが、ほかにパルス生成部1が本実
施例で追加されて受信部9を構成している。また、送信
部10、および、処理部8が槽底されている。例えば第
2図のデータフォーマットに示す同期フラグF、アドレ
ス部A、コントロール部C、データ部りおよびフレーム
チエツクシーケンス部FC3からなる受信フレームは、
受信インタフェース部11を介して受信バッファ12、
同期検出部13、FC3検定部14、アドレス検出部1
5、Cテコ−1部16に入力され、同期検出部13から
出力される同期検出信号を基に各種タイミングを生成す
る受信制御部17の制御により、FCS検定、アドレス
検出、およびCデコードが行われ、選択された受信フレ
ームが受信バッファ12を介して処理部8に伝えられる
。またCテコ−1部16の一つの出力はパルス生成部1
に入力され、このパルス生成部1の出力を処理部8のリ
セット人力Rに接続することにより、信号フォーマット
のコントロール部Cで定義した受信フレームのリセット
指令をパルス生成部1が受信すると制御信号が出力され
て、処理部11を制御しリセットする。したって、処理
部8のソフト処理と無関係にリセットされる。FIG. 1 is a block diagram of one embodiment of the present invention. The embodiment shown in FIG. 1 has a reception interface section 11, similar to the conventional example.
Reception buffer 12, synchronization detection section 13, FCS verification section 14
, an address detection section 15, a C-lever 1 section 16, and a reception control section 17, and a pulse generation section 1 is added in this embodiment to constitute the reception section 9. Further, the transmitting section 10 and the processing section 8 are located at the bottom of the tank. For example, a received frame consisting of a synchronization flag F, an address field A, a control field C, a data field, and a frame check sequence field FC3 shown in the data format of FIG.
A reception buffer 12 via a reception interface section 11,
Synchronization detection section 13, FC3 verification section 14, address detection section 1
5. FCS verification, address detection, and C decoding are performed under the control of the reception control section 17, which generates various timings based on the synchronization detection signal input to the C lever 1 section 16 and output from the synchronization detection section 13. Then, the selected received frame is transmitted to the processing unit 8 via the reception buffer 12. Also, one output of the C lever 1 section 16 is the pulse generator 1.
By connecting the output of this pulse generation section 1 to the reset manual R of the processing section 8, when the pulse generation section 1 receives a reset command for the received frame defined in the control section C of the signal format, a control signal is generated. It is output to control and reset the processing section 11. Therefore, it is reset regardless of the software processing of the processing section 8.
以上説明したように本発明は、受信フレーム内の信号を
検出する受信部内のCデコード部の一つの出力をパルス
生成部に入力し、コントロール部Cの信号を検出して処
理部のリセット人力Rに接続することにより、処理部の
ソフト処理と無関係にリモートリセットできるという効
果がある。特に処理部のソフトウェアが暴走している時
でもリモートリセットすることができる。As explained above, the present invention inputs one output of the C decoding section in the receiving section that detects the signal in the received frame to the pulse generating section, detects the signal from the control section C, and resets the processing section manually R. This has the effect of allowing remote reset independent of the software processing of the processing unit. In particular, it is possible to perform a remote reset even when the software in the processing section is out of control.
第1図は本発明の一実施例のブロック図、第2図は本実
施例を含む一般的なデータフォーマット図、第3図は従
来のデータ伝送装置のブロック図である。
1・・・パルス生成部、8,8A・・・処理部、9・・
・受信部、10・・・送信部、11・・・受信インタフ
ェース部、12・・・受信バッファ、13・・・同期検
出部、14・・・FC3検定部、15・・・アドレス検
出部、16・・・デコード部。FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a general data format diagram including this embodiment, and FIG. 3 is a block diagram of a conventional data transmission device. 1... Pulse generation section, 8, 8A... Processing section, 9...
- Receiving unit, 10... Transmitting unit, 11... Receiving interface unit, 12... Receiving buffer, 13... Synchronization detection unit, 14... FC3 verification unit, 15... Address detection unit, 16...Decoding section.
Claims (1)
ット指令コードであるコントロール部Cコードを検出す
るCデコード部と、前記Cデコード部の制御信号を入力
してソフトウェア処理によるリセット動作を行う処理部
とを有するデータ伝送装置において、前記Cデコード部
の他の一つの制御信号を入力してリセット用制御信号を
前記処理部のリセット入力端子に送出するパルス生成部
を有し、前記処理部が前記リセット用制御信号によりソ
フトウェア処理とは無関係にリセット動作を行うことを
特徴とするデータ伝送装置。It has a C decoding section that detects a control section C code that is a remote reset command code included in the input received frame data, and a processing section that inputs the control signal of the C decoding section and performs a reset operation by software processing. The data transmission device includes a pulse generation unit that inputs another control signal of the C decoding unit and sends a reset control signal to a reset input terminal of the processing unit, and the processing unit controls the reset control signal. A data transmission device characterized in that a reset operation is performed by a signal independently of software processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319910A JPH03181249A (en) | 1989-12-08 | 1989-12-08 | Data transmitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319910A JPH03181249A (en) | 1989-12-08 | 1989-12-08 | Data transmitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181249A true JPH03181249A (en) | 1991-08-07 |
Family
ID=18115598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319910A Pending JPH03181249A (en) | 1989-12-08 | 1989-12-08 | Data transmitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181249A (en) |
-
1989
- 1989-12-08 JP JP1319910A patent/JPH03181249A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010041676A (en) | Speech input device with attention span | |
| EP1087621A3 (en) | Apparatus and method for control of digital equipment | |
| JPS60262257A (en) | Input and output controller | |
| JPS5829243A (en) | Signal monitoring device of transmission system | |
| JPH01311698A (en) | Infrared-ray controller | |
| JPH0370229A (en) | Data comparison synchronizing system serial communication system | |
| JPS6243756A (en) | Input and output controller | |
| KR900003662B1 (en) | Transmission data error detection method between exchange and subset | |
| JPH02125540A (en) | Data transmitting equipment | |
| JPS61282940A (en) | Control program inspection system using event table | |
| JPS63110848A (en) | Coding signal input system | |
| JPH02174328A (en) | Line control processor | |
| JPH03190397A (en) | remote control interface device | |
| JPH0951588A (en) | Remote control system with receiving function | |
| JPS6218851A (en) | communication terminal equipment | |
| JP2008514092A (en) | Remote control interface | |
| JPH0463035A (en) | Transmission system identifying method for modem | |
| JPS63215133A (en) | Communication control equipment | |
| JPH07131500A (en) | Communication processing device | |
| JPH01297591A (en) | Setting and processing system for system timepiece | |
| JPH1185570A (en) | Online transmission / reception data debugging method | |
| JPH06351069A (en) | Remote control system | |
| JPH05244216A (en) | Transfer mode setting system | |
| JPS60258627A (en) | Microcomputer device | |
| JP2000224191A (en) | Communication system and detection sensor system |