JPH0318191B2

JPH0318191B2 -

Info

Publication number: JPH0318191B2
Application number: JP58036822A
Authority: JP
Inventors: Takeshi Shimizu; Hisao Fukuoka; Hitoshi Ito; Yoshihiko Sakashita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-03-07
Filing date: 1983-03-07
Publication date: 1991-03-11
Also published as: JPS59162588A

Description

【発明の詳細な説明】この発明は、電子計算機からの出力をたとえば
CRT（陰極線管）すなわちブラウン管の表示画面
上に、文字、またはイメージ、あるいはグラフな
どによつて表示するデイスプレイ、すなわち表示
装置に関するものである。

第１図は従来のこの種表示装置を示すブロツク
図で、１はたとえば複数の方形イメージパターン
を保持するビツトマツプメモリ部、２は上記各方
形イメージパターンのビツトマツプメモリ部１内
における位置、およびサイズ、ならびに重ね合わ
せ表示のための表示優先度と、この各方形イメー
ジパターンが転送されるべきスクリーンメモリ部
３上の位置を表示制御情報として保持する表示制
御部、３は陰極線管６の表示画面のドツトに対応
してイメージパターンを記憶するスクリーンメモ
リ部、４は上記表示制御部２からの指示にしたが
つて、上記ビツトマツプメモリ部１内の方形イメ
ージパターンを上記スクリーンメモリ部３内の特
定の位置へ転送するダイレクトメモリアクセスコ
ントローラ部、５は特定のタイミングにしたがつ
て上記スクリーンメモリ部３から読み出した表示
パターンからビデオ信号を発生させるビデオ制御
部である。

次に、第２図はたとえば３個の方形イメージパ
ターンIP₁，IP₂およびIP₃が上記ビツトマツプ・
メモリ部１に保持されている状態を示す説明図面
で、この各方形イメージパターンIPi（ｉ＝１，
２，３）の左上隅頂点のビツトマツプメモリ部１
における位置をxi，yiで表わし、これをビツトマ
ツプメモリ部１内における方形イメージパターン
IPiの位置としている。また、上記方形イメージ
パターンIPi（ｉ＝１，２，３）のｘ方向サイズを
hiで表わし、またｙ方向サイズをviで表わし、こ
れらを用いて方形イメージパターンIPiのサイズ
をhi，viで表わすようになされている。さらに、
重ね合わせ表示の場合の各方形イメージパターン
IPiの上下関係を表わす表示優先度をPRiとして
いる。すなわち、PRi＜PRjのとき、各方形イメ
ージパターンIPiはIPjの下位に表示され、その結
果、各方形イメージパターンIPiの一部がIPjに覆
いかくされたような表示がなされるように構成さ
れている。なおｉ≠ｊであればPRi≠PRjである
ことはいうまでもない。

次に、第３図は上記第２図で説明した方形イメ
ージパターンIP₁，IP₂およびIP₃が、PR₁＜PR₂＜
PR₃なる表示優先度を持つ場合に、上記方形イメ
ージパターンIP₁，IP₂およびIP₃をスクリーンメ
モリ部３内の特定の位置に転送した結果、得るこ
とができるスクリーンメモリ部３の状態を示す説
明図面で、各方形イメージパターンIPiの左上隅
頂点のスクリーンメモリ部３内における位置を
αi，βiとし、これをスクリーンメモリ部３内にお
ける方形イメージパターンIPiの位置としたもの
である。

次に、第４図は、上記第２図に示すビツトマツ
プメモリ部１の状態から、上記第３図に示すスク
リーンメモリ部３の状態を生成するために、上記
表示制御部２が保持する上記表示制御情報を具体
的に表示した図面である。

次に、上述した第２図におけるビツトマツプメ
モリ部１の状態から、上記第３図のスクリーンメ
モリ部３の状態を生成するための表示制御部２、
およびダイレクトメモリアクセスコントローラ部
４の動作を説明する。

すなわち、上記表示制御部２は、保持する表示
制御情報の表示優先度PR₁，PR₂，及びPR₃を調
べ、表示優先度の最も低い方形イメージパターン
IP₁から順次、ビツトマツプメモリ部１からスク
リーンメモリ部３への転送を上記ダイレクトメモ
リアクセスコントローラ部４に指示するようにな
されている。なお、この場合、P₁＜P₂＜P₃であ
るから、まず方形イメージパターンIP₁に関する
表示制御情報のうち、上記位置x₁，y₁，h₁，v₁お
よびα₁，β₁をダイレクトメモリアクセスコントロ
ーラ部４に与えることにより、このダイレクトメ
モリアクセスコントローラ部４がビツトマツプメ
モリ部１内の方形イメージパターンIP₁をスクリ
ーンメモリ部３内の位置α₁，β₁に転送するように
なされており、この方形イメージパターンIP₁の
転送完了後、表示制御部２が次の方形イメージパ
ターンIP₂に関する表示制御情報〔x₂，y₂，h₂，
v₂，α₂，β₂〕をダイレクトメモリアクセスコント
ローラ部４に与えることによつて、ビツトマツプ
メモリ部１内の方形イメージパターンIP₂がスク
リーンメモリ部３内の位置α₂，β₂に転送されるよ
うに構成されている。

以上述べたように、上記スクリーンメモリ部３
において、すでに転送が完了している方形イメー
ジパターンIP₁と重なり合うような位置に方形イ
メージパターンIP₂が転送される場合には、その
重なり合う部分のイメージパターンに関しては、
新たに転送される方形イメージパターンIP₂のイ
メージパターンが優先され、その部分にすでに存
在する方形イメージパターンIP₁は、新たに方形
イメージパターンIP₂のそれに置き換えられるよ
うになされている。すなわち、重なり合う部分に
関しては、常に新たに転送されるイメージパター
ンが優先されるわけである。このようにして行な
われる方形イメージパターンIP₂の転送完了後は、
表示制御部２が次の方形イメージパターンIP₃に
ついて上述した場合と同様の動作を行なうように
構成されており、上述した動作によつて第３図に
示すようなスクリーンメモリ部３の状態が生成さ
れ、陰極線管６の表示画面上には、重なり合つた
３個の方形イメージパターンが表示されるわけで
ある。

次に、陰極線管６の表示画面変更の一例とし
て、上記第３図に示すスクリーンメモリ部３にお
いて方形イメージパターンIP₂を消去する場合の
表示制御部２の動作について説明する。

すなわち、第５図は方形イメージパターンIP₂
を消去した結果得られるスクリーンメモリ部３の
状態を示す図面で、方形イメージパターンIP₂を
消去したとき、表示制御部２は、第３図において
上記方形イメージパターンIP₂に覆われて陰極線
管６の表示画面上に現われていない他方の方形イ
メージパターンIP₁の一部を復元し、第５図に示
すスクリーンメモリ部３の状態を生成するように
なされている。

従来のこの種表示装置においては、上述したよ
うに、一方の方形イメージパターンIP₂の消去に
際し、まず、表示制御部２がスクリーンメモリ部
３の内容のすべてを消去するようになされてお
り、次いで、上記表示制御部２は、自己が保持す
る表示制御情報のうち上記方形イメージパターン
IP₂に関するものを抹消し、新たに他の方形イメ
ージパターンIP₁、およびIP₃に関する表示制御情
報のみを保持する。

第６図はこのようにして、新たに保持された表
示制御情報を具体的に表示した図面で、上記表示
制御部２が上述した場合と同様の手段にしたがつ
て、方形イメージパターンIP₁，IP₂を、それぞれ
ビツトマツプメモリ部１からスクリーンメモリ部
３の所定の位置に転送することによつて、上記第
５図に示すスクリーンメモリ部３の状態が得ら
れ、上記方形イメージパターンIP₂の消去が完了
するわけであるが、上記第３図において、方形イ
メージパターンIP₂に覆われていない他方のイメ
ージパターンIP₁内の一部領域、および方形イメ
ージパターンIP₃は、方形イメージパターンIP₂の
消去によつて何等影響を受けないように構成され
ている。

また、上述した従来の表示装置における方形イ
メージパターンIP₂の消去においては、スクリー
ンメモリ部３の内容を消去したあとにおいて、新
たに方形イメージパターンIP₁およびIP₃をビツト
マツプメモリ部１からスクリーンメモリ部３に転
送しており、その結果、方形イメージパターン
IP₂の消去によつて影響を受けない領域の方形イ
メージパターンを再度ビツトマツプメモリ部１か
らスクリーンメモリ部３に転送するようになされ
ている。

以上述べたように従来のこの種表示装置によれ
ば、陰極線管６の表示画面の変更に当つて、変更
する必要のない領域の方形イメージパターンまで
も第１のメモリ部、すなわちビツトマツプメモリ
部１から、第２のメモリ部、すなわちスクリーン
メモリ部３に転送するようになされているため、
陰極線管６の表示画面の変更が著しく遅れる欠点
がある。

この発明は、かかる点に着目してなされたもの
で、陰極線管６の表示画面の変更に当つて、表示
制御部２が保持する「表示制御情報」、および
「変更種別」によつて変更が必要なスクリーンメ
モリ部３内の領域を求め、その領域に対してのみ
ビツトマツプメモリ部１から方形イメージパター
ンを転送するように構成することによつて、陰極
線管６の表示画面の変更をきわめて高速に行なう
ことができる表示装置を提供しようとするもので
ある。

すなわち、第７図はこの発明の一実施例を示す
ものであるが、上述した従来のもの（第１図）と
同一符号は同一構成部材につきその説明を省略す
る。

７は上記表示制御部２と、ダイレクトメモリア
クセスコントローラ部４との間に挿入され、変更
が必要な第２のメモリ部、すなわちスクリーンメ
モリ部３内の部分領域を判別する領域判別部で、
この領域判別部７は、表示制御部２から「表示制
御情報」と「変更種別」とを受け取つたあと、ま
ずこの領域判別部７の処理対象となるスクリーン
メモリ部３内の変更範囲を決定するようになされ
ており、、更にこの領域判別部７は、スクリーン
メモリ部３内の各方形イメージパターンの４頂点
の座標を計算し、そして、これを利用してスクリ
ーンメモリ部３を、互いに重なり合わない小方形
領域に分割するとともに、更にまた、この領域判
別部７は、陰極線管６の表示画面変更のために、
上述した小方形領域のどれを変更するべきかを判
別して、変更すべき小方形領域に関し、ダイレク
トメモリアクセスコントローラ部４に、ビツトマ
ツプメモリ部４からスクリーンメモリ部３へのイ
メージパターン転送を指示するように構成されて
いる。

第８図は、上述した領域判別部７の動作を説明
するためのフローチヤートで、上記第３図に示す
スクリーンメモリ部３の状態において、方形イメ
ージパターンIP₂を消去した場合の領域判別部７
の動作を示している。

すなわち、第８図におけるステツプ８におい
て、領域判別部７は、表示制御部２から、「表示
制御情報」と、「変更種別」とを受け取り、上述
した変更範囲を決定するようになされており、こ
の場合、方形イメージパターンIP₂の消去である
から、変更範囲は、 α₂Ａ＜α₂＋h₂ β₂Ｂ＜β₂＋v₂ を満足させる点Ａ，Ｂによつて決定される範囲と
なる。

次に、第８図におけるステツプ９においては表
示制御情報からスクリーンメモリ部３内の各方形
イメージパターンの４頂点の座標を計算し、これ
によつてスクリーンメモリ部３を互いに重なり合
わない小方形領域に分割するようになされている
が、この場合、領域判別部７は、上記各小方形領
域のスクリーンメモリ部３内における位置、およ
びそのサイズを保持するようになされている。こ
の領域判別部７はスクリーンメモリ部３内の各方
形イメージパターンの４頂点の座標に関し、ま
ず、それぞれのα座標値のみを判別し、同一のα
座標値が２個以上存在する場合にはその中の１個
のみを判別して、他のものは無視するようになさ
れている。

次に、領域判別部７はそれぞれのβ座標値のみ
を判別し、同一のβ座標値が２個以上存在する場
合にはその中の１個のみを判別して、他のものは
無視するようになされている。

以上述べたようにして領域判別部７によつて判
別されたα座標値の総数をｍ個とし、また、同様
に領域判別部７によつて判別されたβ座標値の総
数をｎ個としたとき、この領域判別部７は、これ
らｍ個のα座標値と、ｎ個のβ座標値とを用いて
スクリーンメモリ部３を（ｍ＋１）×（ｎ＋１）個
の互いに重なり合わない小方形領域に分割し、こ
れらのスクリーンメモリ部３内における位置と、
サイズとを保持するようになされている。

そして、上記スクリーンメモリ部３内におい
て、α軸方向で、ｋ番目（ｋ＝１，２，……ｍ＋
１）、さらに、β軸方向でｌ番目（ｌ＝１，２，
……ｎ＋１）に位置する上記小方形領域を
「SPj」と呼び、そのスクリーンメモリ部３内に
おける位置を「pj，qj」、そしてサイズを「rj，
sj」とする。ただし、上記ｊ＝（ｌ−１）（ｍ＋
１）＋ｋとする。

次に、第９図は、上記第３図に示すスクリーン
メモリ部３の状態における各方形イメージパター
ンIP₁，IP₂およびIP₃の４頂点の座標を示す図面
であり、また、第１０図は上述した状態におい
て、領域判別部７が上記手順にしたがつてスクリ
ーンメモリ部３を小方形領域に分割した状態を示
す図面で、上記ｍ＝ｎ＝６によりスクリーンメモ
リ部３が49個の小方形領域に分割されており、こ
の第１０図中、「SP₄₀」はα軸方向で５番目、そ
してβ軸方向で６番目に位置する小方形領域を示
し、その位置、およびサイズは次の通りである。

（p₄₀，q₄₀）＝（α₃，β₂＋V₂）（r₄₀，s₄₀）＝（α₂＋h₂−α₃，β＋v₃−β₂−v₂）次に、第８図のフロチヤートにおけるステツプ
１０において、領域判別部７は処理対象となつて
いる方形イメージパターンIP₂の表示優先度PR₂
を表示制御情報から取り出し、別途保持するとと
もに、上記表示制御情報から上記方形イメージパ
ターンに関する情報を抹消し、その結果を新たな
表示制御情報としてこの発明にかかる領域判別部
７に保持させるようになされている。

次に第８図のフローチヤートにおけるステツプ
１１においては、初期条件として、制御変数ｊを
「０」にし、また、ステツプ１２においては制御
変数ｊ＋１を新たにｊとする。更に、ステツプ１
３においては、上記小方形領域「SPj」が上記ス
テツプ８において決定された変数範囲に含まれる
か、否かを判定し、含まれておれば、次段のステ
ツプ１４に進み、また、含まれていないときは、
ステツプ１９に進むようになされており、このよ
うな判定作業は、たとえば次の要領で行なわれ
る。

α₂pj、かつpj＋rjα₂＋h₂、かつβ₂qj かつqj＋sjβ₂＋V₂のとき、小方形領域「SPj」は変更範囲に含まれ、これ以
外のときは含まれないように構成されている。

次に、第８図のフローチヤートにおけるステツ
プ１４においてはスクリーンメモリ部３内の方形
イメージパターンIPiのうち、小方形領域「SPj」
を含み、かつ、もつとも表示優先度の高い方形イ
メージパターンを決定し、これを方形イメージパ
ターンIPaとし、さらに、上記ステツプ１０で保
持された新たな表示制御情報において、表示優先
度の高い方形イメージパターンから順番にその位
置、サイズを取り出し、下記条件にしたがつて、
その方形イメージパターンが上記小方形領域
「SPj」を含むかどうかを判定するようになされ
ている。

すなわち、 αipj，かつpj＋rjαi＋hi，かつ βiqj，かつqj＋sjβi＋viのとき、方形イメージパターンIPiは小方形領域「SPj」を
含み、これ以外のときは含さない。

そして、小方形領域「SPj」を含むと最初に判
定された方形イメージパターンIPiをIPaとする
が、小方形領域「SPj」が何れの方形イメージパ
ターンにも含まれない場合もあり、このようなと
きには、「方形イメージパターンIPaを決定する
ことができなかつた」という情報を領域判別部７
に保持するようになされている。そして、上記ス
テツプ１０で得られた新たな表示制御情報には、
他の方形イメージパターンIP₁とIP₃に関する情報
があるため、小方形領域「SPj」が、方形イメー
ジパターンIP₁とIP₃の何れにも含まれるときに
は、PR₃＞PR₁であることによつて、IPa＝IP₃と
決定するわけである。

次に、第８図のフローチヤートにおけるステツ
プ１５においては、上記ステツプ１４の結果をチ
エツクし、方形イメージパターンIPaが決定され
ておれば、ステツプ１７に進み、また、決定され
ていなければステツプ１６に進むようになされて
いる。

さらに、ステツプ１６においては、小方形領域
「SPj」を含む方形イメージパターンが存在しな
いことから、領域判別部７は、ダイレクトメモリ
アクセスコントローラ部４に対して小方形領域
「SPj」のイメージパターンを背景イメージパタ
ーン（何れも表示しないイメージパターン）とす
るように指示し、このあと、ステツプ１９に進む
ようになされている。

次に第８図のフローチヤートにおけるステツプ
１７においては、上記方形イメージパターンIPa
の表示優先度「PRa」と、上記ステツプ１０にお
いて別途保持され、そして処理対象となつている
方形イメージパターンの表示優先度「PRb」とを
比較し、もし、PRa＞PRbであれば、小方形領域
「SPj」の変更が不要であると判断し、ステツプ
１９に進むようになされている。しかしながら、
逆にPRa＜PRbであれば、小方形領域「SPj」の
変更が必要であると判断し、ステツプ１８に進む
ようになされている。なお、上記ステツプ１０で
得られた新たな表示制御情報には表示優先度
「PRb」が存在しないから、PRa＝PRbという場
合はあり得ないことはいうまでもない。さらに、
上述した一実施例の場合は、 PRb＝PR₂，PRa＝PR₁、またはPR₃であり、
そして、PR₁＜PR₂＜PR₃であるから、PRa＝
PR₃のときには、小方形領域「SPj」の変更が不
要と判断され、また、PRa＝PR₁のときには、小
方形領域「SPj」の変更が必要と判断されるわけ
である。

次に、第８図のフローチヤートにおけるステツ
プ１８においては、小方形領域「SPj」に対応す
るビツトマツプメモリ部１の方形領域を以下のよ
うに決定し、、上記方形領域のイメージパターン
を小方形領域「SPj」に転送するように、ダイレ
クトメモリアクセスコントローラ部４に指示する
ようになされている。

次に、第１１図は、小方形領域「SPj」、方形
イメージパターンIPa、および小方形領域「SPj」
に対応するビツトマツプメモリ部１上の方形領域
の位置関係を示す説明図面で、この第１１図中、
２０は小方形領域「SPj」に対応するビツトマツ
プメモリ部１上の方形領域で、この第１１図に示
す位置関係から、上記領域判別部７は、小方形領
域「SPj」に対応するビツトマツプメモリ部１上
の方形領域の位置を（pj−αa＋xa，qj−βa＋ya）
とし、また、サイズを（rj，sj）と決定し、これ
らをダイレクトメモリアクセスコントローラ部４
に指示するようになされており、上述した一実施
例においてはIPa＝IP₁，またはIP₃である。

次に、第８図のフローチヤートにおけるステツ
プ１９においては、すべての小方形領域「SPj」
に対して処理を行なつたか、どうか、また、ｊが
（ｍ＋１）×（ｎ＋１）に達したかどうかにより判
定し、ｊ≠（ｍ＋１）×（ｎ＋１）のときには
「SPj＋１」へ処理を進めるため、ステツプ１２
に進み、ｊ＝（ｍ＋１）×（ｎ＋１）のときには処
理を終了するようになされており、上述した一実
施例においては、（ｍ＋１）×（ｎ＋１）＝49であ
る。

次に第１２図は、第３図に示すスクリーンメモ
リ部の状態において、方形イメージパターンIP₂
を消去した場合に、この発明の表示装置によつて
変更されるスクリーンメモリ部３の領域を示す説
明図面で、この第１２図中、２１の斜線部が変更
される領域である。

以上述べたように、この発明の表示装置によれ
ば、陰極線管６の表示画面の変更に際し、スクリ
ーンメモリ部３内の必要最小限度の部分のみを変
更するようにしているため、表示画面変更のため
にビツトマツプメモリ部１からスクリーンメモリ
部３へ転送するイメージパターンのデータ量が著
しく減少し、表示画面の変更をきわめて高速に行
なうことができる優れた効果を有するものであ
る。

【図面の簡単な説明】

第１図〜第６図は、従来のこの種表示装置を示
すもので、第１図は表示装置のブロツク図、第２
図はビツトマツプメモリ部内に３個の方形イメー
ジパターンが保持されている状態を示す説明図、
第３図はスクリーンメモリ部内に３個の方形イメ
ージパターンが保持されている状態を示す説明
図、第４図は表示制御部に保持されている表示制
御情報を具体的に表現した説明図、第５図は３個
の方形イメージパターンのうち１個が消去された
ときのスクリーンメモリ部の説明図、第６図は表
示制御情報を具体的に表現した説明図である。第
７図〜第１２図は何れもこの発明の一実施例を示
すもので、第７図はブロツク図、第８図はこの発
明にかかる領域判別部のフローチヤート、第９図
はスクリーンメモリ部内の３個の方形イメージパ
ターンの座標を示す説明図、第１０図は領域判別
部によつて分割されスクリーンメモリ部の状態を
示す説明図、第１１図はビツトマツプメモリ部内
とスクリーンメモリ部内の方形領域の位置関係を
示す説明図、第１２図は変更されたスクリーンメ
モリ部の領域を示す説明図である。図面中、１はビツトマツプメモリ部、２は表示
制御部、３はスクリーンメモリ部、４はダイレク
トメモリアクセスコントローラ部、５はビデオ制
御部、６は陰極線管、７は領域判別部である。な
お、図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】１複数の方形イメージパターンを保持する第１
のメモリ部と、陰極線管の表示画面のドツドに対
応してイメージパターンを記憶する第２のメモリ
部と、上記第１と第２のメモリ部間に挿入され、
上記第１のメモリ部内の所定の方形イメージパタ
ーンを上記第２のメモリ部内の所定の位置に転送
するダイレクトメモリアクセスコントローラ部
と、表示制御情報を保持する表示制御部と、特定
のタイミングにしたがつて上記第２のメモリ部か
ら読み出した表示パターンからビデオ信号を発生
させるビデオ制御部を有するものにおいて、上記
ダイレクトメモリアクセスコントローラ部と表示
制御部との間に、この表示制御部が保持する表示
制御情報、および変更種別によつて変更が必要な
上記第２のメモリ部内の領域を求め、その領域に
対してのみ上記第１のメモリ部から方形イメージ
パターンを転送するように上記ダイレクトメモリ
アクセスコントローラ部に指示する領域判別部を
設けたことを特徴とする表示装置。２第１のメモリ部として、ビツトマツプメモリ
部を用いたことを特徴とする特許請求の範囲第１
項記載の表示装置。３第２のメモリ部として、スクリーンメモリ部
を用いたことを特徴とする特許請求の範囲第１項
記載の表示装置。４領域判別部は、表示変更のために変更される
べき第２のメモリ部内の方形領域と、この方形領
域に対応する第１のメモリ部内の方形領域を表示
制御情報および変更種別から決定し、第１のメモ
リ部内の方形領域から第２のメモリ部の方形領域
への方形イメージパターンの転送を、ダイレクト
メモリアクセスコントローラ部に支持するように
構成したことを特徴とする特許請求の範囲第１項
記載の表示装置。