JPH0318240B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入力信号の基準の何如に拘らず出力周
波数の基準値を所定値に補正するFM式テレメー
タ送信機に関するものである。

［従来の技術］ 一般に、送信機と受信機とが離間した状態で使
用されるFM式テレメータシステムにあつては、
直流成分に有用な情報を含む信号を伝送する場
合、送信機における基準レベルと受信機における
基準レベルを精確に一致させる必要、即ち、被変
調信号の基準値と受信機における復調信号の基準
値とを一致させる必要がある。

このため、従来のFM式テレメータ送信機は、
送信機を基準入力状態とした時に、その変調出力
周波数が、別に用意した発振器の周波数を分周し
て得られる周波数と一致するように構成してい
た。

これを周波数分割多重化伝送によるテレメータ
に利用する場合等においは、各チヤネル間のサブ
キヤリア中心周波数が各々異なるため、各々のチ
ヤネル毎にそれに対応する発振器を持たなければ
ならず、装置が複雑、大型化し、消費電力が増大
する等、多くの欠点を有していた。

これを解決するため、１個の発振器で各チヤネ
ル間に合わせるように構成した場合には、１個の
発振周波数の分周比を変化させてサブキヤリア中
心周波数を生成していた。このため、各サブキヤ
リア中心周波数が互いに整数倍になる関係に設定
する必要があり、各チヤネルのサブキヤリア中心
周波数が限定・制限されることになる。

具体的には、送信機の入力基準信号をＶ／Ｆ変
換して出力する際に、同時に基準周波数発生源よ
りの基準発振周波数と、前記Ｖ／Ｆ変換した周波
数との比較を行つて差周波数を求めた後、これを
Ｄ／Ａ変換して差周波数に相当するアナログ電圧
を形成し、この形成アナログ電圧値を入力基準信
号に加えて所定の入力基準信号に対する送信周波
数を一定に保たせることが行われていた。

例えば、実公昭55−100299号記載の考案は、基
準入力信号をＶ／Ｆ変換した後、アンドゲートに
このＶ／Ｆ変換した周波数に分周信号、基準クロ
ツクを分周した信号、および補正用クロツク信号
を与え、該アンドゲートの出力をカウンタに入力
してカウントさせた後Ｄ／Ａ変換して補正のため
の信号を得ている。

然るに、上述の基準クロツクを分周した信号
は、基準クロツクの１／2ⁿの周波数の周期を有す
る矩形波とならざるおえない。なお、ｎは整数で
ある。

［発明が解決しようとする課題］ しかしながら、基準クロツクの１／2ⁿの周波数
の周期を有する矩形波を発生するものであり、送
受信チヤネルのサブキヤリア中心周波数に制限の
多いものであつた。また、この結果、多くの高調
波を含むものとなり、この高調波によりビート障
害を発生し易いものであつた。

［課題の解決するための手段］ 本発明は従来例における欠点に鑑みて成された
ものでその目的とするところは、１個の発振器で
複数のチヤネルの送受信を可能とし、この場合に
も各チヤネルのサブキヤリア中心周波数が限定・
制限されことのない、自由度の大きいFM式テレ
メータ送信機を提供するにある。

以上の目的を達成するため本発明は上記課題を
解決する一手段として以下の構成を備える。

即ち、入力信号と補正とを加算する加算器と、
加算器の出力を電圧／周波数変換するＶ／Ｆコン
バータと、Ｖ／Ｆコンバータよりの出力を周波数
変調して受信機側に送信する送信回路と、Ｖ／Ｆ
コンバータの出力を所定周波数に分周する分周回
路と、分周回路の分周信号に同期してセツトされ
ゲート信号を出力するゲート信号発生回路と、補
正のための基準クロツク信号を形成するクロツク
発生器と、ゲート信号発生回路のセツト時よりの
クロツク発生器の出力クロツクが所定数となると
ゲート信号発生回路をリセツトするリセツト回路
と、ゲート信号発生回路のセツトの間クロツク発
生器よりの出力クロツク数をカウントするカウン
タ回路と、カウンタ回路のカウント値をデジタ
ル／アナログ変換して対応するアナログ信号に変
換して前記補正信号として前記加算器に出力する
補正信号出力回路とを備える。

［作用］ 以上の構成において、Ｖ／Ｆコンバータの分周
出力と、基準クロツクを用いて形成した基準時間
を用いて補正を行なうことができ、入力信号の基
準値の何如にかかわらず出力周波数を所定値に補
正することができる。

それゆえ周波数分割多重伝送方式が用いられる
場合等においても、各々のチヤンネルのサブ・キ
ヤリアの中心周波数の割当ての制約が無くなり、
唯一のクロツク発生器により各チヤンネル間の干
渉をなくすための各々のチヤンネルのサブ・キヤ
リアの中心周波数を整数倍にならない様に構成す
ることができ、しかもこの場合においても各チヤ
ンネルの自動補正の行なう事ができる。

このように基準クロツク発生器の発振周波数に
よつてサブ・キヤリアの周波数を限定される様な
事が無いので、周波数分割多重伝送方式が用いら
れる場合においても、各々のチヤンネルのサブ・
キヤリアの中心周波数により基準発振器の発振周
波数を変える必要がなくなり、安価で高精度の水
晶振動子を基準発振器に用いる事ができる。

また、サブ・キヤリア信号を分周してその周期
を精確に測定しているため、測定のための基準ク
ロツクの周波数はサブ・キヤリア信号を分周せず
に測定する場合に比して測定制度を落とさずに低
い周波数を使用する事ができる。

［実施例］ 以下に本発明の好適な一実施例を添付図面によ
つて説明する。

第１図において、１は入力信号を増幅するプリ
アンプ、２はプリアンプ１の出力電圧とＤ／Ａコ
ンバータ１６の出力電圧とを加算する加算器、３
は加算器２の出力を周波数変調するＶ／Ｆコンバ
ータ、４は主搬送波FM変調器である。

５は自動補正回路を作動させるための操作スイ
ツチであり、本実施例ではロツク式スイツチを使
用している。第１図の状態が“オフ”状態であ
る。フリツプ・フルツプ（F.F）６は、スイツチ
５をオン側にする事によりセツトされ、アンド・
ゲート１３の出力によりリセツトされる。７はバ
イナリ・カウンタであり、F.F６のセツト状態
中、Ｖ／Ｆコンバータ３の出力信号Cdを入力と
し、該バイナリ・カウンタ７のQ_X段で分周した
信号をF.F８にセツト用信号として供給する。F.
F８はバイナリカウンタ７のQ_X段の立ち上がりに
よりセツトされてアンドゲート１０の出力パルス
の立ち上がりによりリセツトされる。

９はF.F８の出力の反転信号で制御され、クロ
ツク発生器１１の出力を入力信号として特定段の
２進出力をアンド・ゲート１０へ入力するバイナ
リ・カウンタである。アンド・ゲート１０は、バ
イナリ・カウンタ９の出力を実質的にデコード
し、バイナリ・カウンタ９のカウント値が所定の
設定値に達した時にパルスを出力する。

１１はクロツク発生器であり、バナリカウンタ
９とアンド・ゲート１２に入力信号を供給する。
１２はアンド・ゲートであり、F.F８の出力信号
とバイナリカウンタ７のQ_X段の出力の反転信号
とをゲートとしてクロツク発生器１１よりの入力
パルス信号をバイナリカウンタ１５へ入力信号と
して供給する。

１４はバイナリ・カウンタ７のQ_X段の出力信
号を時間t₃だけ遅延させる遅延回路、１５はバイ
ナリ・カウンタであり、アンド・ゲート１２の出
力信号を受け且つスイツチ５をオフ側からオン側
にする事によりセツトされる。１６はバイナリ・
カウンタ１５の出力信号をアナログ信号に変換し
て、加算器２へ補正用信号として供給するＤ／Ａ
コンバータである。

１７はアンド・ゲート１３の出力パスルにより
トリガされ、一定幅のパルスを出力する単安定マ
ルチ・バイブレータ、１８な単安定マルチ・バイ
ブレータ１７の出力により一定時間“on”状態
になり加算器２へ一定電圧を供給するアナログ・
スイツチである。

第２図に以上の構成を備える本実施例の回路動
作のタイミング・チヤートを示す。第２図におけ
る“イ”〜“ヌ”は、第１図中に示された“イ”
〜“ヌ”の各点の信号タイミングを示している。

ここで、第１図の回路は、基準入力信号をプリ
アンプ１に供給した場合に、Ｖ／Ｆコンバータ３
の出力信号の周波数がf₀となる様に動作するもの
とし、このf₀を基準出力信号周波数として以下の
説明を行う。

以下、第２図とタイミング・チヤートを参照し
て、本実施例回路の動作を説明する。

先ず、プリアンプ１に基準入力信号に与える。
次に操作スイツチ５をオンにし、回路作動のトリ
ガ信号を発生する（第２図ａのイ）。このトリガ
信号は、スイツチのオフ時にコンデンサに充電し
ておいた電力が放電されるまでの時間出力される
ことになる。このトリガ信号によりバイナリカウ
ンタ１５がリセツトされるため、Ｄ／Ａコンバー
タ１６の出力信号は最低信号状態となる。

なお、この時、Ｄ／Ａコンバータ１６よりの出
力信号の加算器２への供給は最低出力状態であ
り、Ｖ／Ｆコンバータ３の出力信号の周波数ｆが
最高周波数となる。そして、Ｄ／Ａコンバータ１
６の出力電圧が増大するに従いＶ／Ｆコンバータ
３の出力信号の周波数ｆは低くなる様に構成され
ている。従つてスイツチ５がオン側になつた時の
Ｖ／Ｆコンバータ３の出力信号の周波数は最高周
波数となる。

さらに、スイツチ５が形成するトリガ信号は、
同時にF.F６へも供給されており、F.F６をセツ
ト状態にする。F.F６の出力はインバータを介し
てバイナリカウンタ７のリセツト端子Ｒへ供給さ
れている。このため、スイツチ５がオン側になる
とバイナリカウンタ７は起動状態におかれ（第２
図ａのロ）、最高周波数状態となつたＶ／Ｆコン
バータ３の出力信号を入力信号として受け入れ始
める。このバイタリカウンタ７のQ_X段にはＶ／
Ｆコンバータ３の出力信号を１／2^Xに分周した信
号（第２図ａのハ）が出力される。なお、第２図
ａのハにおける出力t₁は、（2^X／ｆ）である。

そして、この出力信号の立ち上がりに同期して
F.F８がセツト状態に成り、このF.F８がセツト
されるとバイナリカウンタ９がセツト状態になり
（第２図ａのホ）、クロツク発生器１１の出力信号
ｋを入力信号としてカウントを始める。このカウ
ント値が｛24^X-1（f₂／f₀）｝（ただしf₂はクロツク
発生器１１の出力信号ｋの周波数）になつた時に
アンドゲート１０が満足され、パルス信号を発生
する（第２図ａのニ）様にバイナリカウンタ９の
格段の出力とアンド・ゲート１０とを接続する。
アンド・ゲート１０よりのパルスはF.F８のリセ
ツト端子に接続されており、アンド・ゲート１０
よりのパルスに同期してF.F８はリセツト状態に
戻る（第２図ａのホ）。

この様にして得られたF.F８の出力信号には、
f₀の周波数を（１／2^X）に分周した周波数の半周
期分に相当する時間巾t₂が形成される（第２図ｂ
のホ）。

以上説明したように、バイナリカウンタ７より
の出力であるt₁と、F.F８の出力信号であるt₂と
は同期して得られるため、この両信号の差分は周
波数の差分に相当する事になる。このように、
Ｖ／Ｆコンバータの出力でセツトされ、且つ基準
クロツクのカウント値が所定値に達した時にリセ
ツトされるフリツプフロツプの出力にて基準時間
を形成するので、クロツクの周波数には無関係に
任意の周波数を比較する基準信号を作る事ができ
る。それゆえ周数波分割多重伝送方式が用いられ
て各チヤンネル間の干渉をなくすための各々のチ
ヤンネルのサブ・キヤリアの中心周波数を整数倍
にならない葉に構成される場合でも、唯一のクロ
ツク発生器により各チヤンネルの自動補正を行な
う事ができる。更に基準クロツク発生器の発振周
波数によつてサブ・キヤリアの周波数を限定され
る様な事が無いので安価で高精度の水晶振動子を
基準発振器に用いる事ができる。

また、サブ・キヤリア信号を分周してその周期
を精確に測定しているため、測定のための基準ク
ロツクの周波数はサブ・キヤリア信号を分周せず
に測定する場合に比して測定制度を落さずに低い
周波数を使用する事ができる。

なお、このバイナリカウンタ７のQ_X段の選択
は、基準入力信号に対する出力すべき周波数であ
るf₀の周波数をどの位分周するかにより一義的に
定まり、f₀の周波数を（１／2^X）に分周した周波
数の半周期分に相当する所望時間巾t₂の値により
適時選択すればよい。このように本実施例では任
意のチヤネル間のサブキヤリア中心周波数を選択
可能に構成している。

一方、バイナリカウンタ１５は、バイナリカウ
ンタ７よりの出力であるt₁と、F.F８の出力信号
であるt₂との差として表われた時間の間、クロツ
ク発生器１１よりの出力信号ｊを入力信号として
カウントする（第２図ａのヘ）。このカウント値
はＤ／Ａコンバータ１６に出力されており、ここ
で、カウント値に対応するアナログ電圧に変換さ
れて補正用信号として加算器２へ加算器２へ加え
られる。

これにより、Ｖ／Ｆコンバータ３の出力信号は
その周波数が遅くなる方向へ補正される。この補
正作業の間バイナリカウンタ７のQ_X段の出力は
Lowの状態にあり、補正作業が終了後high状態
に変化する。従つてバイナリカウンタ７のQ_X段
の出力の立ち上がりに同期して再び、前記の如く
回路は動作する。これを数回繰り返すことによ
り、Ｖ／Ｆコンバータ３の出力信号の周波数が順
次低くなり、基準出力信号の周波数f₀に近づくこ
とになる。ただし、この繰り返し動作により補正
量がその時間差相当分に対し、常に少なめになる
様にＤ／Ａコンバータ１６と加算器２は構成され
る。このため、常に（t₂−t₁）の時間差が存在し
ながらＶ／Ｆコンバータ３の出力周波数ｆはf₀に
接近することになる。

即ち、t₁の時間後にバイナリカウンタ７の分周
出力が立ち下がると、バイナリカウンタ１５がク
ロツク発生器１１の出力周波数f₁をカウントす
る。その後、バイナリカウンタ９の値が所定値に
なるとバイナリカウンタ１５のカウント動作が停
止し、該バイナリカウンタ１５のカウント値が補
正のためＤ／Ａコンバータ１６に供給される。こ
の補正動作は（t₂−t₁）の時間が所定値（例えば
t₃）以下になるまで続けられる。この関係を第３
図に示す。

そして、この時間差（t₂−t₁）がt₃になつた時、
この補正作業を停止する。

これは、バイナリカウンタ７のQ_X段の出力を
遅延回路１４へ導びいて、遅延回路１４によりt₃
だけ遅延させた信号（第２図のト）と、バイナリ
カウンタ９のリセツト用信号とをアンド・ゲート
１３へ導びき、このアンド・ゲート１３が満足さ
れ、highになつた時（第２図ｂのチ）にF.F６が
リセツトされてバイナリカウンタ７がリセツト状
態になる。この時F.F８及びバイナリカウンタ９
もリセツト状態にあるため、アンド・ゲート１２
が満足されることは無くなり、バイナリカウンタ
１５のカウントも停止され、次に操作スイツチ５
が操作されるまで回路は動作せず補正信号を保持
する。

なお、t₃はクロツク発生器１１の出力信号ｋの
周期より小さい値でありt₁とt₂の同期ずれより大
きな値に設定しておく。

以上説明したように、本実施例では分周した信
号の一周期中に測定と補正を行なつており、前半
周期で測定し、後半周期で補正を行つているた
め、補正速度が速く、また測定中には周波数が補
正されないため、精確な補正が行なえる。

さらに、本実施例においては、上述した一連の
補正作業が終つた直後に校正信号を加算器２へ加
える。すなわちアンド・ゲート１３のパルスをト
リガ信号として単安定マルチ・バイブレータ１７
により一定幅のパルスを発生させてアナログスイ
ツチ８をオンにして校正信号相当分のアナログ電
圧を加算器２へ加える。

このように、自動補正作業終了後連続して校正
用信号を発生する構成にしているため、離問した
受信器側においても、送信機側で自動補正作業が
終了したことを確認できる。

これにより、誤操作が測定中に起つても受信機
側で確認でき、また記録しておけば、後で測定結
果の判読をした時に確認できる。

加えて送信機と受信機は補正作業において独立
となり、送信機の周波数変動に起因する基準レベ
ル変動は除かれる。

そのため、受信機において高精度・高安定が確
保される事によりテレメータ・システムとして基
準信号入力状態の出力を基準レベルに一致させる
事がより精度良く行われる。

また、独立性を持つ事で、受信機の電源を再投
入した場合でもまた複数の送信機を一つの受信機
で切り換えて使用する場合もその操作は簡単とな
り他への影響も全くなくなる。

なお、操作スイツチ５はロツク式のスイツチ等
から成り、第１図に示す様に一度スイツチを戻し
た後、再び、オン側にする操作作業をしなければ
トリガ信号は発生されない方式である。このた
め、一度トリガ信号を発生した後、再びトリガ信
号を発生させるためには最低２つのアクシヨンを
必要とする。

この結果、測定中誤つて操作スイツチに触れる
等の人為的子操作が発生しても、これにより直ち
に補正作業が起こらず、測定中のトラブルとそれ
による再調整のわずらわしさ、又、誤測定が避け
られる。

更に、回路は、MOSゲート、カウンタ、及び
普及型時計用水晶振動子等で構成できるため、安
価で小型、低消費電力となり、テレメータ送信機
にとつて好条件となつている。

以上説明した様に本実施例によれば、Ｖ／Ｆコ
ンバータの出力でセツトされ、且つ基準クロツク
のカウント値が所定値に達した時にリセツトされ
るフリツプフロツプの出力にて基準時間を形成す
るので装置の備えられた発振器よりの発生クロツ
ク周波数には無関係に任意の周波数を比較する基
準信号を作る事ができる。それゆえ周波数分割多
重伝送方式が様いられる場合においても、各々の
チヤンネルのサブ・キヤリアの中心周波数の割当
ての制約が無くなり、唯一のクロツク発生器によ
り各チヤンネル間の干渉をなくすための各々のチ
ヤンネルのサブ・キヤリアの中心周波数を整数倍
にならない様に構成することができ、しかもこの
場合においても各チヤンネルの自動補正を行なう
事ができる。

このように基準クロツク発生器の発振周波数に
よつてサブ・キヤリアの周波数を限定される様な
事が無いので、周波数分割多重伝送方式が用いら
れる場合においても、各々のチヤンネルのサブ・
キヤリアの中心周波数により基準発振器の発振周
波数を変える必要がなくなり、安価で好精度の水
晶振動子を基準発振器に用いる事ができる。

また、サブ・キヤリア信号を分周してその周期
を精確に測定しているため、測定のための基準ク
ロツクの周波数はサブ・キヤリア信号を分周せず
に測定する場合に比して測定精度を落とさずに低
い周波数を使用する事ができる。

さらに分周した信号の一周期中に測定と補正を
行なつており、前半周期で測定し、後半周期で補
正を行つているため補正速度が速く、また測定中
に周波数が補正されないため、精確な補正が行な
える。

更に、回路は、MOSゲート、カウンタ、及び、
普及型時計用水晶振動子等で構成可能なため、安
価で小型、低消費電力のテレメータ送信期とする
ことができる。

さらに操作スイツチとしてロツク式のものと用
い、一度補正作業が終つた場合、次にそのトリガ
を発生するのに一度スイツチを戻した後、再び、
オン側にする操作作業を持たせている。このた
め、測定中誤つて操作スイツチに触れる等の人為
的誤操作により補正作業が落こらない。これによ
り測定中のトラブルとそれによる再調整のわずら
わしさ、又、誤測定が避けられる。

また、自動補正作業終了後連続して校正用信号
を発生する校正にしているため離問した受信機側
においても、送信機側での補正作業の終了を直ち
に確認できる。これにより誤操作が測定中に起つ
ても受信機側で確認でき、また記録しておけば、
後で測定結果の判読をした時に確認できる。

加えて送信機と受信機は補正作業において独立
となり、送信機の周波数変動に起因する基準レベ
ル変動は除かれる。そのため、受信機において高
精度・高安定が確保される事によりテレメータ・
システムとして基準信号入力状態の出力を基準レ
ベルに一致させる事がより精度良く行われる。

また、送信機側と受信機側とで独立性を持つ事
で、受信機の電源を再投入した場合でも、また、
複数の送信機を一つの受信機で切り換えて使用す
る場合でも、その操作な簡単となり、他への影響
も全くなくなる優れた効果が得られる。

［発明の効果］ 以上説明したように本発明によれば、サブキヤ
リア中心周波数に対する限定・制限されことのな
い、自由度の大きいFM式テレメータ送信機を提
供することができる。

また、１個の発振器で複数のチヤネルのサブキ
ヤリア中心周波数にも対応可能となる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロツク図、
第２図は第１図の動作時の各部のタイミングチヤ
ートであり、ａの部分は動作の始動時、ｂの部分
は終局時のタイミングを表わす。第３図は本実施
例の周波数比較により補正用のクロツクが形成さ
れる状態を説明するための波形図である。 ここで、３……Ｖ／Ｆコンバータ、１１……ク
ロツク発生期、１２，１３……アンドゲート、１
５……バイナリカウンタ、１６……Ｄ／Ａコンバ
ータである。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号と補正信号とを加算する加算器と、 前記加算器の出力を電圧／周波数変換するＶ／
   Ｆコンバータと、 前記Ｖ／Ｆコンバータよりの出力を周波数変調
   して受信機側に送信する送信回路と、 前記Ｖ／Ｆコンバータの出力を所定周波数に分
   周する分周回路と、 前記分周回路の分周信号に同期してセツトされ
   ゲート信号を出力するゲート信号発生回路と、 補正のための基準クロツク信号を形成するクロ
   ツク発生器と、 前記ゲート信号発生回路のセツト時よりの前記
   クロツク発生器の出力クロツクが所定数となると
   前記ゲート信号発生回路をリセツトするリセツト
   回路と、 前記ゲート信号発生回路のセツトの間前記クロ
   ツク発生器よりの出力クロツク数をカウントする
   カウンタ回路と、 前記カウンタ回路のカウント値をデジタル／ア
   ナログ変換して対応するアナログ信号に変換して
   前記補正信号として前記加算器に出力する補正信
   号出力回路とを備えることを特徴とするFM式テ
   レメータ送信機。