JPH03182969A

JPH03182969A - 論理回路の制御信号構成方法

Info

Publication number: JPH03182969A
Application number: JP1322396A
Authority: JP
Inventors: Kazuo Kobayashi; 一夫小林; Haruo Wakabayashi; 若林　春夫; Yoshiaki Wakimura; 脇村　慶明
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1989-12-12
Filing date: 1989-12-12
Publication date: 1991-08-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］本発明は、論理ゲートレベルおよびアセンブラレベルよ
り記述の抽象度の高い機能仕様の記述を入力とするディ
ジタル論理装置の自動設計システムにおいて、該当する
機能仕様から下位レベルの論理ゲートまたはビットパタ
ーンレベルのマイクロプログラムを構成要素とする論理
回路を合成する場合の制御回路と被制御回路であるデー
タパス回路間の制御信号の構成方法に関する。

〔従来の技術〕

従来、ディジタル論理装置の自動設計システムにおいて
は、論理ゲートまたはビットパターンレベルのマイクロ
プログラムからなる制御回路とその制御回路により制御
されるデータパス回路との間の制御信号を、どのように
構成するかについては、種々の方法が提案されていた。

このようなディジタル論理装置の自動設計システムの文
献としては、例えば、Ａ　、Ｃ、Ｐａｒｋｅｒｅｔ　　
ａｌ　　’Ａｕｔｏｍａｔｅｄ　　５ｙｎｔｈｅｓｉｓ
　　ｏｆ　　Ｄ＋ｇｉｔａｌ　　Ｓｙｓｔｅｍｓ’　　
ＩＥＥＥ　　Ｄｅｓｉｇｎ　　＆　　Ｔｅ５ｔ　　ｐｐ
。

７５〜８１　Ｎｏｖ、１９８４がある。

第１４図は、従来の第１の方法によりディジタル論理装
置の機能仕様を２階層の記述で表わした図である。

従来より、制御信号の構成方法として、第１４図に示す
ような制御回路の機能仕様とデータパス回路の機能仕様
を階層的なブロック構成図で統一して表わし、制御信号
を陽に指定して、それらの記述から階層を展開して論理
回路の制御信号を構成する方法が知られている。

図中、機能ブロックは、機能をまとまった働き毎に分け
たものであって、第１４図の上段には、その機能ブロッ
クを構成要素として機能ブロック間の接続を表わした記
述が示されている。このような記述を、上位の階層の記
述１４１と呼び、特に、該当する記述より」１位の階層
が存在しない場合には、それを最上位の記述と呼ぶ。ま
た、第１４図の中段と下段には、各機能ブロックの機能
を詳細化した記述が示されている。これらを、下位の記
述１４２，１４３，１４４と呼ぶ。

上位の階層の記述１４１は、機能ブロックで表わした制
御回路と、データパス回路１，２と、データパス回路間
を接続するデータパスと、制御回路からの制御信号１．
２とから構成されている。

また、制御回路を表わす機能ブロックの機能を詳細化し
た記述１４２は、論理ゲートレベルの３つの論理回路と
、その論理回路から出力する制御信号１．２とから構成
される。この制御回路の記述では、各論理回路の右側の
ものから左側のものに向かって信号が伝搬して行くに従
って、順次、制御信号１．２が出力されることを示して
いる。

データパス回路１を詳細化した下位の記述１４３は、論
理ゲートレベルの３つの論理回路と、それらの間を接続
する信号線と、１つの論理回路から出力するデータパス
ＢＵＳと、その論理回路を制御する制御信号ｌの信号線
とから構成される。

データパス回路２を詳細化した下位の記述１４４は、論
理ゲートレベルの２つの論理回路と、それらの間を接続
する信号線と、１つの論理回路に入力するデータパスＢ
ＵＳと、その論理回路を制御する制御信号２の信号線と
から構成される。

このように、従来の階層的に機能を記述した機能仕様の
記述方法では、制御信号を陽に指定し、直接的に図に記
述しなければ、これを論理ゲートレベルを構成要素とす
る論理回路を構成することはできなかった。

第１５図は、第１４図の機能仕様から展開された論理回
路の図である。

第１４図に示す階層的に記述された機能仕様から、論理
ゲートレベルの論理回路群の接続構成を表わす記述に展
開すると、第１５図のようになる。

この図では、データパス回路ｌに属する論理ゲトレベル
の３つの論理回路と、データパス回路２に属する論理ゲ
ートレベルの２つの論理回路と、制御回路に属する論理
ゲートレベルの３つの論理回路と、それらを結ぶデータ
パスＢＵＳおよび制御信号１，２とから構成されている
。

第１６図は、従来のディジタル論理装置の自動設計シス
テムのハードウェア構成図である。

自動設計システムは、第１４図に示すような階層的に記
述された機能仕様から、第１５図に示すような下位レベ
ルの論理回路を構成要素とする論理回路に展開する。

機能記述格納ファイル１６４は、第１４図に示すような
階層的に記述された論理回路の機能仕様を格納するファ
イル、論理回路記述格納ファイル１６５は、その機能仕
様から展開した下位レベルの論理ゲートレベルの論理回
路で構成されるディジタル論理装置の記述を格納するフ
ァイルである。

主記憶装置１６２には、ＣＰＵ１６１の処理に必要なプ
ログラム、例えば、機能記述格納ファイル１６４に格納
する機能仕様の記述を記述入力部１６３から読み込み、
その機能仕様から展開された論理回路の記述を論理回路
記述格納ファイル１６５に格納するための読み書きプロ
グラム１６２１と、その機能仕様から論理ゲートレベル
の論理回路に展開する階層展開処理プログラム１６２２
等が記憶されている。

第１７図は、第１６図に示す自動設計システムの処理フ
ローチャートである。

従来の自動設計システムの階層展開処理プログラム１６
２２により行われる処理は、第１７図に示すように、上
位の記述を下位の記述に置き換えることにより機能ブロ
ックを詳細化し、論理ゲトレベルの論理回路に展開して
いた。

先ず、機能記述格納ファイル１６４に格納されている機
能記述から、最上位の記述を取り出しくステップ１７０
）、取り出された記述中に機能ブロックが１つ以上属し
ているか否かを判定する（ステップ１７０）。その結果
、機能ブロックが属していれば、該当する機能ブロック
の詳細な機能仕様を表わす下位の記述を１つ取り出して
、ステップ１７１に戻る（ステップ１７２）。また、機
能ブロックが１つも属していなければ、該当する階層が
最上位か否かを判定しくステップ１７３）、最上位であ
れば処理を終了する。また、最」二値でなければ、１つ
」−位の階層に戻り、その階層の記述における記述、つ
まり機能ブロックを詳細化した記述で置き換える（ステ
ップ］７４）。

第１８図は、従来の第２の方法により機能仕様の記述を
示した図である。

従来、第２の方法として、第１８図に示すように、制御
回路を詳細化した下位の記述１８２として、データパス
回路の間のデータ転送を制御する制御信号の作成手順の
動作を記述する方法がある。

すなわち、制御信号ｌ、制御信号２の各制御動作１．２
の順序を示しているが、データパス回路の機能仕様は階
層的なブロック構成を記述して、制御信号は陽に指定し
、それらの記述から階層を展開して第１５図に示すよう
な論理回路の制御信号を構成していた。

第１８図では、ディジタル論理装置の機能を２階層の記
述で表わした例を示している。図中、機能ブロックを構
成要素とした上位の階層の記述１８１と、各機能ブロッ
クの機能を詳細化した下位の記述１８２，１８３，１８
４とを示している。

上位の階層の記述１８１は、機能ブロックで表わした制
御回路と、データパス回路１，２と、ブタパス回路間を
結ぶデータパスと、制御回路からの制御信号１，２とか
ら構成されている。制御回路を表わす機能ブロックの機
能を詳細化した記述１８２は、制御信号１．２が順次作
成されることを表わす制御動作１．２から構成される。

また、データパス回路１を詳細化した下位の記述１８３
は、論理ゲートレベルの３つの論理回路と、それらの間
を結ぶ信号線と、１つの論理回路から出力するデータパ
スＢＵＳと、その論理回路を制御する制御信号１の信号
線とから構成される。また、データパス回路２を詳細化
した下位の記述１８４は、論理ゲートレベルの２つの論
理回路と、それらの間を結ぶ信号線と、１つの論理回路
に入力するデータパスＢＵＳと、その論理回路を制御す
る制御′信号２の制御線とから構成される。

第１９図は、第１８図に示す機能仕様から論理回路に展
開するための自動設計システムのハードウェア構成図で
ある。

第１９図の自動設計システムは、第１６図に示す自動設
計システムの構成に比べると、階層展開処理プログラム
１６２２の代りに、論理展開処理プログラム１９２２が
記憶され、また回路構成記述格納ファイル１９６が新た
に追加されている点で異なっている。

論理展開処理プログラム１９２２は、第１８図に示すよ
うな制御回路とデータパス回路とで記述された機能仕様
から、第１５図に示すような下位レベルの論理回路を構
成要素とする論理回路に展開する。

図において、機能記述格納ファイル１９４は、第１８図
に示す機能仕様を格納するファイルであり、論理回路記
述格納ファイル１９５は、その機能仕様から展開した下
位の論理ゲートレベルの論理回路で構成されるディジタ
ル論理装置の記述を格納するファイルである。さらに、
回路構成記述格納ファイル１９６は、論理展開処理プロ
グラムｌ９２２が参照する論理ゲートレベルの論理回路
の構成を指定した記述を格納するファイルである。

主記憶装置１９２には、ＣＰＵ　ｌ　９１の処理に必要
なプログラム、例えば、機能記述格納ファイル１９４に
格納する機能仕様の記述を記述人力部１９３から読み込
み、その機能仕様から展開された論理回路の記述を論理
回路記述格納ファイル１９５に格納し、さらに論理展開
処理プログラム１９２２が参照する論理ゲートレベルの
論理回路の構成を指定する記述を、回路構成記述格納フ
ァイル１９６から読み込むための読み書きプログラム１
９２１と、その機能仕様から論理ゲートレベルの論理回
路に展開する論理展開処理プログラム１９２２等が記憶
されている。

第２０図は、第１９図に示す自動設計システムの論理展
開処理プログラムにより行われる論理展開処理手順のフ
ローチャートである。

第２０図の処理ステップは、第１７図の処理ステップに
比較して、制御回路であるか否かの判定処理（２０４，
）と、制御回路であった場合に、論理１回路を作成する処理（２０６）とが追加されている点で
異なっている。

先ず、機能記述格納ファイル】９４に格納されている機
能記述から、最上位の記述を取り出しくステップ２００
）、取り出された記述中に機能ブロックが１つ以上属し
ているか否かを判定しくステップ２０１）、機能ブロッ
クが属していたならば、該当する機能ブロックの詳細な
機能仕様を表わす下位の記述を１つ取り出して、ステッ
プ２０１に戻る（ステップ２０２）。機能ブロックが１
つも属していないときには、該当する階層が最上位であ
るか否かを判定しくステップ２０３）、最」三位であれ
ば、処理を終了する。最」三位でなければ、該当する記
述が制御回路のものか否かを判定する（ステップ２０４
）。制御回路でないとき、つまりデータパス回路ならば
、１つ」三位の階層に戻り、その階層の記述において、
該当機能ブロックを詳細化した記述で置き換えて、ステ
ップ２０１に戻る（ステップ２０５）。また、制御回路
であるときには、１つの制御動作毎に１つの論理回路を
対応＋２− させて、各論理回路を制御動作の順に相互に接続し、各
論理回路の出力信号を制御信号に対応させて、制御回路
を構成する。そして、１つ上位の階層に戻り、その階層
の記述において、該当する制御回路を表わす機能ブロッ
クを、その詳細化した制御回路の記述で置き換え、ステ
ップ２０１に戻る（ステップ２０６）。なお、１つの論
理回路は、この場合、特に記憶機能を持ったフリップフ
ロップ回路（ＦＦと記す）である。

第２１図は、従来の第３の方法により機能仕様の記述を
示す図である。

第２１図では、機能仕様の記述２１１として、データパ
ス回路の間にデータ転送の手順を記述するが、制御信号
は陽に指定せずに、それらの記述から制御信号とデータ
パス回路を作成して、論理回路の制御信号を構成する方
法が用いられる。

図における制御動作１，２は、データ転送のために制御
回路が制御する内容と、制御の順序を表わしている。こ
こでは、　′→′の左辺の資源から右辺の資源にデータ
が転送されることを示しておす、また制御動作１，２の
ように、フローの記述順に動作が続くことを示している
。また、資源とは、データパス回路を構成するレジスタ
回路や演算回路等の論理回路であって、それらの論理ゲ
トレベルの回路構成は、予め回路構成記述格納ファイル
に格納されている。

第２２図は、第２１図の機能仕様の記述から第１５図に
示す論理ゲートレベルの回路構成を作成するための自動
設計システムのハードウェア構成図である。

第２２図のディジタル論理装置の自動設計システムは、
第２１図に示すデータパス回路のデータ転送手順を記述
した機能仕様を入力し、−旦、機能記述格納ファイル２
２４に格納しておき、これを順次取り出して、下位レベ
ルの論理回路を構成要素とする論理回路に展開した後、
論理回路記述格納ファイル２２５に格納する。

すなわち、機能記述格納ファイル２２４は、第２１図に
示す機能仕様を格納するファイルであり、論理回路記述
ファイル２２５は、その機能仕様から展開した下位の論
理ゲートレベルの論理回路で構成されるディジタル論理
装置の記述を格納するファイルである。さらに、回路構
成記述格納ファイル２２６は、論理合成処理プログラム
２２２２が参照する論理ゲートレベルの論理回路の構成
を指定した記述を格納するファイルである。

主記憶装置２２２には、ＣＰＵ２２１の処理に必要なプ
ログラム、例えば、機能記述格納ファイル２２４に格納
する機能仕様の記述を記述入力部２２３から読み込み、
その機能仕様から展開された論理回路の記述を論理回路
記述格納ファイル２２５に格納し、また論理合成処理プ
ログラム２２２２が参照する論理ゲートレベルの論理回
路の構成を指定する記述を回路構成記述格納ファイル２
２６から読み込むための読み書きプログラム２２２１と
、その機能仕様から論理ゲートレベルの論理回路に展開
する論理合成処理プログラム２２２１等が記憶されてい
る。

第２３図は、第２２図における論理合成処理プログラム
の処理手順を示すフローチャートである。

１５先ず、機能記述格納ファイル２２４に格納されている機
能仕様の記述を読み出し、各制御動作毎に１つのＦＦを
対応させ、制御動作順に従ってそれらのＦＦを接続し、
それらにより構成される制御回路を作成する（ステップ
２３ｏ）。次に、各制御動作で指定されている資源の論
理ゲートレベルの回路構成の記述を、第２２図に示す回
路構成記述格納ファイル２２５から読み出す（ステップ
２３１）。次に、制御動作により転送のデスティネーシ
ョンに指定された資源毎に、その資源に対する転送のソ
ースに指定された資源を集め、転送のソースに指定され
た資源を入力とし、出力が転送のディスティネーション
に指定された資源となるセレクタ回路を合成し、このセ
レクタ回路の制御入力端子群には、制御回路の出力を接
続する（ステップ２３２）。

第２４図および第２５図は、第２３図におけるステップ
２３０とステップ２３２の詳細処理のフローチャートで
あり、また第２６図は、第２５図における論理合成処理
の処理手順を示す説明図である。

第２４図には、制御回路を合成する処理ステップの詳細
フローが示されている。先ず、機能仕様の記述から、制
御動作を１つ取り出しくステップ２４０）、この制御動
作に対応するＦＦを１つ配置する（ステップ２４１）。

着目している制御動作に対して、直前の制御動作に対応
するＦＦがあるか否かを判定する（ステップ２４２）。

対応するＦＦがあれば、ステップ２４１で配置したＦＦ
の入力端子と、該当するＦＦの出力端子とを接続する（
ステップ２４３）。対応するＦＦがなければ、ステップ
２４０に戻る。そして、未処理の制御動作の有無を判定
し、あればステップ２４０に戻り、なければ処理を終了
する（ステップ２４４）。

第２５図では、第２３図における制御信号を接続する処
理（２３２）の詳細フローが示されている。

先ず、機能仕様の記述中の制御動作から、転送のデステ
ィネーションに指定されている資源を１つ取り出し、こ
れを配置する（ステップ２５０）。

次に、機能仕様の記述中の制御動作から、デスティネー
ション資源にデータを転送するソース資源を集め、第２
６図（Ａ）に示すように配置する（ステップ２５１）。

第２６図（Ａ）では、デスティネション資源が１個、ソ
ース資源が２個配置されている。次に、ソース資源の数
分だけ入力端子と制御端子とを持つセレクタ回路を、第
２６図（Ｂ）に示すように配置する（ステップ２５２）
。次に、全てのソース資源の出力端子とセレクタ回路の
入力端子とを接続し、セレクタ回路の制御端子と対応す
る制御回路の制御信号とを、第２６図（Ｃ）に示すよう
に接続する（ステップ２５３）。次に、セレクタ回路の
出力端子とデスティネーション資源の入力端子とを接続
する（ステップ２５４）。そして、未処理のデスティネ
ーション資源の有′ｉＱＥを判定し、あればステップ２
５０に戻り、なければ処理を終了する（ステップ２５５
）。

〔発明が解決しようとする課題〕

このように、従来の論理回路の制御信号構成方法として
は、３つの方法があった。しかしながら、前述の第１の
方法では、制御回路の機能である複雑な制御動作を、論
理ゲートレベルの論理回路の組み合わせで表わせるまで
に、設ａ１を具体化する必要があり、また機能ブロック
間や論理回路間の信号は全て陽に指定しなければ、論理
ゲートレベルの論理回路に展開できないという問題があ
る。

また、前述の第２の方法では、制御回路とブタパス回路
間の制御信号を陽に指定するために、制御機能を表わす
動作は、制御信号の送受にまで詳細化しなければ、論理
ゲートレベルの論理回路に展開できないという問題があ
る。

さらに、前述の第３の方法では、データパス回路として
、予め論理ゲートレベルの構成が決められている回路し
か資源として使用できないため、データ転送操作に必要
な資源を目出に組み合わせて最適な回路構成を作成する
ことが不可能であるという問題がある。

本発明の目的は、これら従来の課題を解決し、データパ
ス回路間の接続を表わす記述および制御回路のデータ転
送制御手順の記述以外の詳細な回路構成の記述がなくて
も、データ転送操作に必要＋９な資源を自由に組み合わせて、最適な回路を構成するこ
とが可能な論理回路の制御信号構成方法を提供すること
にある。

〔課題を解決するための手段１上記目的を達成するため、本発明による論理回路の制御
信号構成方法は、制御回路の機能仕様として、上記デー
タパス回路の間のデータ転送の動作を記述し、上記デー
タパス回路の機能仕様として、論理ブロック間の接続を
記述し、上記制御回路の機能仕様から、該制御回路より
出力される制御信号に制御信号であることを指定する識
別名称を付与して、上記下位レベルの制御回路に展開し
、上記データパス回路の機能仕様から、上記制御信号を
受ける被制御端子に上記識別名称を付与して、上記下位
レベルのデータパス回路に展開し、同一の上記識別名称
を持つ上記制御信号と上記被制御端子とを接続して、上
記下位レベルの制御回路と下位レベルのデータパス回路
からなるディジタル論理装置を構成することに特徴があ
る。

〔作　　用〕

本発明においては、（イ）制御回路の機能仕様を動作と
して記述するとともに、それとは別個に、データパス回
路の機能仕様を制御回路からの制御信号を表わさずに階
層的なブロック構成として記述する。（ロ）そして、制
御回路の機能仕様から論理ゲートないしビットパターン
レベルのマイクロプログラムを構成要素とする制御回路
を作成する場合、制御回路から出力される制御信号に識
別名称を付与する。（ハ）同時に、データパス回路の機
能仕様から階層構造を展開して論理ゲートを構成要素と
するデータパス回路を作成する場合、制御回路から出力
される制御信号を受ける被制御端子に識別名称を付与す
る。（ニ）そして、同一の識別名称を持つ制御信号と被
制御端子とを接続して、制御回路とデータパス回路とか
らなるディジタル論理装置の論理回路を構成する。

これにより、データパス回路間の接続を表わす記述およ
び制御回路のデータ転送制御手順の記述以外には、詳細
な回路構成の記述は不要となり、かつデータ転送操作に
必要な資源を自由に組み合わせて、埼適な回路を構成す
ることができる。

〔実施例］以下、本発明の実施例を、図面により詳細に説明する。

第３図は、本発明における機能仕様の記述を示す図であ
る。

第３図では、ディジタル論理装置の機能を２階層の記述
で表わした例が示され、機能ブロックを構成要素とした
上位の階層の記述３１と、各機能ブロックの機能を詳細
化した下位の記述３２，３３．３４が記載されている。

上位の階層の記述３１は、機能ブロックで表わした制御
回路と、データパス回路１．２と、データパス回路間を
結ぶデータパスとから構成される。制御回路を詳細化し
た下位の記述３２では、制御動作１．２により、データ
転送のために制御回路が制御する内容と、制御の順序と
を表わしている。制御の内容は、→′の左辺の資源から
右辺の資源にデータが転送されることを表わしており、
制御の順序は、制御動作１，２のようにフローの記述順
に動作が続くことを表わしている。ここで、資源とは、
ブタパス回路を構成するレジスタ回路や演算回路等の論
理回路であり、それらの論理ゲートレベルの回路構成は
、従来の第３の方法とは異なって、データパス回路の機
能を詳細化する際に記述する。

一方、データパス回路１を詳細化した下位の記述３３は
、論理ゲートレベルの２つの資源の論理回路と、データ
パス回路ＢＵＳ、およびそれらの間を結ぶ信号線とから
構成される。また、データパス回路２を詳細化した下位
の記述３４は、論理ゲートレベルの１つの資源の論理回
路と、データパスＢＵＳと、それらの間を結ぶ信号線と
から構成される。このように、本発明の機能仕様の記述
においては、制御回路とデータパス回路とでは異なる記
法を用いて機能仕様が記述されている。

第２図は、本発明の一実施例を示すディジタル論理装置
の自動設計システムのハードウェア構成図である。

この自動設計システムは、第３図に示すような制御回路
とデータパス回路の機能仕様から、第１５図に示すよう
な下位レベルの論理回路を構成要素とする論理回路に展
開する。

ハードウェア構成は、ＣＰＵ２１と主記憶装置２２と記
述入力部２３と機能記述格納ファイル２４と論理回路記
述格納ファイル２５と一時記憶フアイル２６とからなる
。また、主記憶装置２２には、本発明により生成された
制御接続処理プログラム２２２が記憶されている。

なお、機能記述格納ファイル２４は、第３図に示すよう
な機能仕様を格納するファイルであり、また論理回路記
述格納ファイル２５は、その機能仕様から展開した下位
の論理ゲートレベルの論理回路で構成されるディジタル
論理装置の記述を格納するファイルであり、また−時記
憶ファイル２６は、制御接続処理プログラム２２２の処
理過程のデータを一時的に格納するファイルである。

主記憶装置２２には、ＣＰＵ２１の処理過程で必要なプ
ログラム、例えば、機能記述格納ファイル２４に格納す
る機能仕様の記述を記述入力部２３から読み込み、その
機能仕様から展開された論４− 理回路の記憶を論理回路記述格納ファイル２５に格納し
、また制御接続処理プログラム２２２の処理過程のデー
タを一時格納するするための読み書きプログラム２２１
と、その機能仕様から論理ゲートレベルの論理回路に展
開するための制御接続処理プログラム２２２とが記憶さ
れる。

第１図は、本発明の一実施例を示す制御接続処理プログ
ラムの機能ブロック図である。

第２図の主記憶装置２２に記憶されている制御接続処理
プログラム２２２は、第１図に示すように、与えられた
機能仕様の記述から、記述間の階層を表わす階層木を作
成する階層木作成部１１と、処理対象の機能ブロックの
記述がデータパス回路の場合に、それを詳細な論理ゲー
トレベルの論理回路の記述に展開するデータパス回路展
開部１２と、機能ブロックの記述が制御回路の場合に、
それから詳細な論理ゲートレベルの論理回路の記述を合
成する制御回路合成部１３と、それら２種類の論理回路
相互を制御信号線で接続する制御信号接続部１４と、こ
れら４種類の処理部１１−１４の実行を制御する実行制
御部１５とから構成される。

階層木作成部１１が階層木を作成して、−時記憶ファイ
ル２６に格納した後、最上位の階層を取り出して、制御
信号接続部１４がデータパス回路と制御回路との間を制
御信号線で結び、次にデータパス回路展開部１２が機能
ブロックを詳細化した記述で置き換え、次に制御回路合
成部１３が制御回路を作成し、その制御回路を表わす機
能ブロックを詳細化された制御回路の記述で置き換える
。

第４図は、第１図における実行制御部の処理手順を表わ
すフローチャートであり、また第５図は、階層木を表わ
す２種類のデータ構造と、それらにより表わされた階層
木の例を示す図である。

先ず、階層木作成部１１は、読み書きプログラム２２１
により読み込まれた機能記述格納ファイル２４に格納さ
れている機能仕様から、第５図に示すような階層木を作
成し、−時記憶ファイル２６に格納する（ステップ４０
）。

第５図（Ａ）は、機能ブロックを記述要素に含む１つの
記述に対応するデータ構造である。機能ブロックを記述
要素に含む記述とは、最上位ないし中間の階層の記述に
相当する。このデータ構造は、該当する記述を他の記述
と識別するための記述名５１と、該当する記述の階層を
指定する記述レベル５２と、該当する記述の構成要素で
ある機能ブロックを指定する機能ブロック名５３のリス
トから構成される。記述レベル５２とは、具体的には、
ｍで最上位ないし中間の階層の記述を、Ｃで後述する最
下位の記述をそれぞれ指定するものである。

第５図（Ｂ）は、全ての記述要素が論理ゲートレベルの
論理回路である１つの記述に対応するブタ構造である。

このことは、最下位の記述に相当する。このデータ構造
は、（Ａ）と同じ役割を持つ記述名５１と記述レベル５
２の他に、該当する記述が制御回路の機能を指定してい
るか、データパス回路の記述を指定しているかを表わす
機能名５４とから構成される。具体的には、制御回路の
機能をｃｔｌで、データパス回路の機能をｐｔｈで、そ
れぞれ指定する。

第５図（Ｃ）は、第３図に示される機能仕様の記述を、
上記２種類のデータ構造を用いて表わした階層木の例を
示している。ここで、５５〜５８は、それぞれ第３図に
示す記述ａ〜ｄに対応する。矢印付きの実線（以下、階
層参照線と呼ぶ）は、記述間の参照関係、つまり階層の
上下関係を表わし、矢印で指示された記述が矢印の根の
点の記述よりも下位の記述であることを表わしている。

参照線の先を、「階層参照線が指す」と呼び、参照線の
元を、「階層参照線が出る」と呼ぶ。例えば、５５のｄ
から出て５６に延びている階層参照線は、機能ブロック
名ｄで指定される機能ブロックが、記述名ａの記述の記
述要素であり、かつその詳細な記述が５６の記述名ｄで
あることを指定している。すなわち、上位の階層がａで
、その下位の階層の１つがｄであることを表わす。従っ
て、最」１位の記述とは、該当する記述のデータ構造を
指す階層参照線がなく、１つ以上の階層参照線が出てい
るものであり、中間の階層の記述とは、該当する記述の
データ構造を指す階層参照線が１つあり、８１つ以上の階層参照線が出ているものである。

以上が、第４図のステップ４０の階層木の作成処理の説
明である。第４図において、次に、この階層木を探索し
て、最上位の記述を検出し、その記述を取り出す（ステ
ップ／１１）。取り出された記述中に機能ブロックが１
つ以」１属しているか否かを判定しくステップ４２）、
機能ブロックが属しているときには、該当する機能ブロ
ックの詳細な機能仕様を表わす下位の記述の１つを取り
出して、ステップ４２に戻る（ステップ４３）。一方、
機能ブロックが１つも属していなければ、該当する階層
が最上位か否かを判定しくステップ４４）、最上位であ
れば、制御信号接続部１４を使ってデータパス回路と制
御回路との間を制御信号線で結び、その結果の論理ゲー
トレベルの記述を論理回路記述格納ファイル２５に格納
し、処理を終了する（ステップ４５）。また、最」１位
でなければ、該当する記述が制御回路のものが否がを判
定する（ステップ４６）。制御回路でないとき、つまり
データパス回路であれば、１つ上位の階層に戻り、デー
タパス回路展開部１２を使用して、その階層の記述にお
いて、該当機能ブロックの詳細化された記述で置き換え
（ステップ４８）、ステップ４２に戻る。また、制御回
路であれば、制御回路合成部１３を使用して制御回路を
作成し、ｌっ」１位の階層に戻り、その階層の記述にお
いて、該当する制御回路を表わす機能ブロックをその詳
細化された制御回路の記述で置き換えて（ステップ４７
）、ステップ４２に戻る。

第６図は、第１図における制御回路合成部の処理手順を
表わすフローチャートであり、第７図は、制御回路合成
部の処理により作成される論理ゲートレベルの論理回路
から構成される制御回路の構成図である。

制御回路合成部１３は、先ず制御回路の機能仕様の記述
から制御動作を１つ取り出す（ステップ６０）。その制
御動作に対応するＦＦを、第７図に示すように１つ配置
して、該当するＦＦの出力端子から出る信号線に他の制
御信号とは異なるユニークな制御信号名を付与する（ス
テップ６１）。

第７図における制御回路は、１つの制御動作毎に対応す
るＦＦ群と、制御動作か順次変化するのに対応する１つ
のＦＦの間を結ぶ信号線と、各ＦＦの出力端子から分岐
する制御信号とから構成されている。ここでは、制御動
作は、ｌから２へと変化している。例えば、制御動作Ｊ
から２への変化は、制御動作１に対応するＦＦの出力と
、制御動作２に対応するＦＦの入力とを結び、前者のＦ
ＦがＯＮＬ、た後で後者のＦＦがＯＮするような回路で
構成される。

以上が第６図のステップ６１の動作説明である。

第６図において、次に着目している制御動作を基に、デ
ータ構造のパスデータを作成する（ステップ６２）。

第８図は、パスデータのデータ構造とその適用例を示す
図である。

第８図（Ａ）では、パスデータのデータ構造が示されて
いる。このデータ構造は、制御動作で指定されるデータ
転送のデスティネーション資源毎に作成され、該当する
デスティネーション資源を指定するデスティネーション
資源名８１と、そのデスティネーション資源へのソース
となる資源と転送の制御信号の１つ以上の対（以下、ソ
ースデータと呼ぶ）とから構成される。着目する制御動
作のデスティネーション資源に対するパスデータが既に
ある場合には、該当するパスデータに、その制御動作か
ら作成されるソースデータを追加する。

また、第８図（Ｂ）は、第３図に示されるような制御回
路の機能仕様の記述（記述量ｄの記述に相当する）に対
応するパスデータである。すなわち、制御動作１に対応
するパスデータ８７は、デスティネーション資源名８１
がＢＵＳ、ソース資源名８２がＡ、制御信号８３がｃｔ
ｌ　Ｉである。また、制御動作２に対応するパスデータ
８８は、デスティネーション資源８１がＣ、ソース資源
名８２がＢＵＳ、制御信号８３がｃｔｌ　２である。

以上が、第６図におけるステップ６２のパスデータ作成
処理の説明である。第６図において、次に、着目してい
る制御動作に対して、直前の制御動作に対応するＦＦが
あるか否かを判定しくステ２ツブ６３）、対応するＦＦがあれば、ステップ６１で配
置したＦＦの入力端子と、該当するＦＦの出力端子とを
接続する（ステップ６４）。対応するＦＦがなければ、
ステップ６０に戻る。次に、未処理の制御動作の有無を
判定し、あればステップ６０に戻り、なければ処理を終
了する（ステップ６５）。

第９図は、第１図におけるデータパス回路展開部の処理
手順を示すフローチャートであり、第１Ｏ図は、パス対
データのデータ構造図とその一例を示す図であり、また
第１１図は、データパス回路の置き換え手順の一例を示
す説明図である。

第９図に示すように、データパス回路展開部１２は、先
ず処理対象の機能仕様の記述から、相互に信号線により
接続されている機能ブロックのうち、出力端子から接続
用の信号線が出ている機能ブロックないし論理ゲートレ
ベルの論理回路をデスティネーション資源とし、入力端
子に接続用の信号線が入っている機能ブロックないし論
理ゲートレベルの論理回路をソース資源として、第１゜
図に示すようなパス対データを作成する（ステップ９０
）。

第１Ｏ図（Ａ）に示すパス対データは、データパス回路
の機能仕様の記述で指定されるデータ転送のデスティネ
ーション資源とソース資源とを指定するデスティネーシ
ョン資源名１０１およびソス資源名１０２の対から構成
される。

第１０図（Ｂ）には、第３図の機能仕様の記述のうちの
記述量すに対応するパス対データの例が示されている。

すなわち、（Ｂ）の上方の図では、デスティネーション
資源名１０１としてデータパスＢＵＳ、ソース資源名１
０２として論理回路Ａを指定している。また、（Ｂ）の
下方の図では、デスティネーション資源名１０１として
データパスＢＵＳ、ソース資源名１０２として論理回路
Ｂを指定している。

以上が、第９図のステップ９０におけるパス対データの
作成処理の説明である。第９図において、次に、制御回
路合成部１３で作成されたパスブタを参照して、上記パ
ス対データのデスティネジョン資源とソース資源の対に
対する制御信号を求め、該当する制御信号をゲート信−
号とするセレクタ回路を、第１１図に示すように、着目
している記述中に配置する（ステップ９１）。

第１１図（Ａ）は、第３図の機能仕様の記述のうちの記
述名すの記述を取り出したものである。第１１図（Ａ）
の記述からは、第１０図（Ｂ）に示すようなパス対デー
タが作成される。これに対して、パスデータは、第８図
（Ｂ）に示すようなものが既に作成されている。これら
の例において、デスティネーション資源とソース資源の
対に対する制御信号は、ｃｔｌ　］であり、第１１図（
Ｂ）に示すようなセレクタ回路が、デスティネーション
資源ＢＵＳとソース資源Ａの間に配置される。

以上が、第９図におけるステップ９１のセレクタ回路の
作成処理の説明である。第９図において、次に着目して
いる記述の上位の記述中の対応する機能ブロックを、前
の処理で作成された記述に置換し、合わせて該当する機
能ブロックの入出力端子に接続されていた信号線と、置
換した記述中の５入出力端子に接続されていた信号線とを接続する（ステ
ップ９２）。

第１１図（Ｃ）に、機能ブロックが配置された結果の例
が示されている。

第１２図は、第１図における制御信号接続部の処理手順
を示すフローチャートであり、第１３図は、制御信号の
接続手順を示す説明図である。

制御信号接続部１４は、先に作成されたパスブタを基に
、１つのデスティネーション資源に対して２つ以上のソ
ース資源が対応づけられるデスティネーション資源を求
め、該当するデスティネション資源に入力するセレクタ
回路に、第１３図（Ｂ）に示すようなＯＲ回路を配置す
る（ステップ１２０）。次に、処理対象の記述中の同一
の制御信号名を持つ端子どうしを、第１３図（Ｂ）に示
すように接続する（ステップ１２１）。

第１３図（Ａ）には、第１図の制御回路合成部１３とデ
ータパス回路展開部１２とにより、機能仕様の記述のう
ちの最上位の記述に、全ての機能ブロックの論理ゲート
レベルの論理回路が配置された結果が示されている。第
１３図（Ｂ）のセレクタ回路に示すように、デスティネ
ーション資源ＢＵＳに対して、２つのソース資源Ａ、Ｂ
があるので、元のセレクタ回路（第１３図（Ａ）に示す
セレクタ回路）の出力とデスティネーション資源Ｂ［Ｊ
Ｓとの間にＯＲ回路を配置し、セレクタ回路の出力端子
とＯＲ回路の対応する入力端子とを信号線で結び、ＯＲ
回路の出力端子とデスティネーション資源ＢＵＳの入力
端子とを信号線で結ぶ。なお、セレクタ回路を介さずに
直接デスティネーション資源に接続される資源の場合に
は、該当する資源の出力端子とＯＲ回路の対応する入力
端子とを信号線で接続し、ＯＲ回路の出力端子とデステ
ィネーション資源ＢＵＳの入力端子とを信号線で結ぶ。

このように、本実施例においては、（イ）制御回路の機
能仕様を動作として記述し、別個にデータパス回路の機
能仕様を制御回路からの制御信号を表わすことなく、階
層的なブロック構成として記述する。（ロ）そして、制
御回路の機能仕様から論理ゲートを構成要素とする制御
回路を作成する際に、制御回路から出力される制御信号
に識別名称を付与する。（ハ）同時に、データパス回路
の機能仕様から階層構造を展開して論理ゲートを構成要
素とするデータパス回路を作成する際に、制御回路から
出力される制御信号と被制御端子とを接続する。（ホ）
このようにして、制御回路とデータパス回路とからなる
ディジタル論理装置の論理回路を構成する。

なお、実施例では、制御回路として論理回路の組み合わ
せで構成される場合を説明したが、マイクロプログラム
で構成される制御回路であっても、全く同じようにして
適用できる。すなわち、マイクロプログラムから作成さ
れる制御信号に、第８図（Ｂ）で示すようなパスデータ
を作成することにより、全く同じ効果が得られる。

〔発明の効果］以上説明したように、本発明によれば、論理ゲトレベル
およびアセンブラレベルよりも記述の抽象度の高い機能
仕様の記述を入力するディジタル論理装置の自動設計シ
ステムにおいて、データパス回路間の接続を表わす記述
と制御回路のブタ転送制御手順の記述以外の詳細な回路
構成の記述がなくても、データ転送操作に必要な資源を
自由に組み合わせて最適な回路を構成することが可能で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す制御接続処理プログラ
ムの機能ブロック図、第２図は本発明の一実施例を示す
ディジタル論理装置の自動設計システムのハードウェア
構成図、第３図は本発明における機能仕様の記述を示す
図、第４図は本発明における制御接続処理プログラムの
実行制御部の処理手順を示すフローチャート、第５図は
階層水を表わす２種類のデータ構造およびそれらにより
表わされた階層水の例を示す図、第６図は制御接続処理
プログラムの制御回路合成部の処理手順を示すフローチ
ャート、第７図は制御回路合成部の処理により作成され
た論理ゲートレベルの論理回路で構成される制御回路の
構成図、第８図はパスデータのデータ構造およびその適
用例を示す図、第９図は制御接続処理プログラムのデー
タパス回路展開部の処理手順を示すフローチャー１・、
第１０図はパス対データのデータ構造図およびその例を
示す図、第１１図はデータパス回路の置換手順を示す説
明図、第１２図は制御接続処理プログラムの制御信号接
続部の処理手順を示すフローチャト、第１３図は制御信
号の接続手順を示す説明図、第１４図は従来の第１の方
法の機能仕様の記述を示す図、第１５図は第１４図の機
能仕様から展開される論理ゲートレベルの論理回路群の
接続構成を示す図、第１６図は第１４図の機能仕様を入
力する自動設計システムのハードウェア構成図、第１７
図は第１６図の自動設計システムの階層展開処理プログ
ラムの処理手順を示すフローチャト、第１８図は従来の
第２の方法の機能仕様の記述を示す図、第１９図は第１
８図の機能仕様の記述を入力する自動設計システムのハ
ードウェア構成図、第２０図は第１９図に示す自動設計
システムの論理展開処理プログラムの処理手順を示すフ
ローチャート、第２１図は従来の第３の方法の機４０能仕様の記述を示す図、第２２図は第２１図の機能仕様
の言己連を人力する自動膜３１システムのハトウェア構
成図、第２３図は第２２図の自動設計システムの論理合
成処理プログラムの処理手順を示すフローチャート、第
２４図は第２３図の論理合成処理のうちの制御回路の合
成処理の詳細フロチャート、第２５図は第２３図の論理
合成処理のうちの制御信号の接続の詳細手順を示すフロ
チャート、第２６図は論理合成処理の手順を示す説明図
である。１１：階層本作成部、１２：データパス回路展開部、Ｉ
３：制御回路合成部、Ｉ４：制御信号接続部、１５：実
行制御部、３１：上位の階層の記述、３２〜３４：制御
回路またはデータパス回路を詳細化した下位の記述、５
１：記述糸、５２：記述レベル、５３：機能ブロック名
、５４；機能名、７１〜７３：制御動作に対応するフリ
ップフロップ、８１：デスティネーション資源名、８２
゜８４、ソース資源名、８３，８５：制御信号、８７．
８８：制御動作に対応するパスデータ。（Ｃ）第図（その２）第図第図制御信号１９０９− 制御信号＋１１３第８図（その２）（Ｂ）９１０− 第図第１図穴第図第２図９１８− 第図第２図第図（４）第入ニ図（その１）わ端

Claims

【特許請求の範囲】

（１）ディジタル論理装置の機能仕様から、該機能仕様
のレベルより下位レベルの論理ゲートレベルの論理回路
ないしビットパターンレベルのマイクロプログラムを構
成要素とする制御回路と、論理ゲートレベルの論理回路
を構成要素とするデータパス回路を作成する自動設計シ
ステムにおいて、上記制御回路の機能仕様として、上記
データパス回路の間のデータ転送の動作を記述し、上記
データパス回路の機能仕様として、論理ブロック間の接
続を記述し、上記制御回路の機能仕様から、該制御回路
より出力される制御信号に制御信号であることを指定す
る識別名称を付与して、上記下位レベルの制御回路に展
開し、上記データパス回路の機能仕様から、上記制御信
号を受ける被制御端子に上記識別名称を付与して、上記
下位レベルのデータパス回路に展開し、同一の上記識別
名称を持つ上記制御信号と上記被制御端子とを接続して
、上記下位レベルの制御回路と下位レベルのデータパス
回路からなるディジタル論理装置を構成することを特徴
とする論理回路の制御信号構成方法。