JPH03260872A

JPH03260872A - 下位展開自動化方式

Info

Publication number: JPH03260872A
Application number: JP2060740A
Authority: JP
Inventors: Kazuo Kobayashi; 一夫小林; Haruo Wakabayashi; 若林　春夫; Katsuyuki Okada; 勝行岡田; Yoshiaki Wakimura; 脇村　慶明
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1990-03-12
Filing date: 1990-03-12
Publication date: 1991-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野Ｊ本発明は、自動設計装置として、ディジタル論理装置の機能の指定と構成の指定を記述でき、それらを用いて布線論理の論理回路またはマイクロプログラムの論理回路を作成できる下位展開自動化方式に関するものである。〔従来の技術〕

従来より、機能仕様を入力とするディジタル論理装置の
自動設計装置としては、例えば、ｒ情報処理ハンドブッ
クＡ（社）情報処理学会、昭和５１年１２月２０日（株
）オーム社発行、ｐｐ、　１５−６２〜１５−６９に記
載されているように、機能仕様を指定して、下位のレベ
ルである論理ゲートレベルの論理回路やビットパターン
レベルのマイクロプログラムを構成要素とする論理回路
を自動的に作成するものであった。このような自動設計装置としての下位展開自動化装置は
、第１１図に示すような状態遷移で表わされ、その記述
から論理ゲートレベルの論１］！回路が作成されていた
。この状態遷移図では、状態遷移の開始と終了を指定する
５ＴＧＩ、ＥＮＤの記述と、論理装置が実行する制御動
作（例えば、データ転送動作の制御ＷＡ：＝Ｂ：、Ｅ：
＝Ｆ、ｌや、他の論理装置の起動を意味する他の状態遷
移の起動ｉ＝＞＜５ＴＧ２＞；Ｊ等）を一定の時間単位
に区切った状態１．状態２．・・・状態ｎ、状態ｍの記
述と、制御動作の進行を表わす「遷移Ｊと、その制御動
作の進行条件を表わすｒ遷移条件」の記述から構成され
ている。また、「状態」の記述は、状態の識別名である
「状態名」と、状態内で実行される「制御動作」とから
構成される。なお、第１１図において、状態ｎから状態
ｌに戻る遷移は、論理装置５ＴＧＩが繰り返し起動され
ることを陽に指定するための遷移である。また、状態Ｓ
Ｔｎの制御動作であるｒ−＞＜５ＴＧ２＞；Ｊは、他の
状態遷移５ＴＧ２を起動することを指定するものである
。第１２図は、ｍｌｌｌ図の記述を下位層Ｒ自動化装置内
に格納するためのデータ構造図である。第１２図（Ａ）は、１つの記述単位に対応するデータ構
造図であって、該当記述文が状態遷移を開始あるいは終
了を表わすものか（以下、Ｔと記す）、または状態の制
御動作を表わすものか（以下、Ｓと記す）を指定する「
記述文種別Ｊと該当の「記述文」とから構成されている
。第１２図（Ｂ）は、上記（Ａ）のデータ構造の一部の詳
細図であって、記述文種別がＴの場合の「記述文Ｊのデ
ータ構造を示している。すなわち、このデータ構造では
、該当する記述文が状態遷移の開始を表わす場合には、
状態遷移の集合の固有名称を指定し、該当する記述文が
状態遷移の終了を表わす場合には、ＥＮＤを指定する「
記述文の属性」と、状態遷移の起動条件となる「起動信
号」および遷移先の状態名とから構成されている。第１２図（Ｃ）は、上記（Ａ）のデータ構造の一部の詳
細図であって、記述文種別がＳの場合の「記述文」のデ
ータ構造を示している。すなわち、このデータ構造は、
状態名、該当する状態の制御動作文および該当する状態
から遷移する先を指定する遷移条件と遷移先とから構成
されている。第１３図は、第１１図の機能仕様から合成される論理ゲ
ートレベルの論理回路群の接＃！構成を示す記述図であ
る。この図の論理回路群は、状態ＳＴＩ、ＳＴ２゜・・ＳＴ
ｎ、ＳＴｍに対応する論理回路ＳＴＩ。ＳＴ２．　　・・・ＳＴｎ、ＳＴｍと、遷移条件ａ。Ｃが真となったときに対応する論理回路ＳＴｎ。ＳＴｍをＯＮにする論理積回路のタイミング回路と、論
理回路ＳＴＩ、ＳＴ２．　　・・−５Ｔｎ、ＳＴｍがＯ
Ｎになるタイミングを与えるクロック信号Ｑｌとから構
成される。第１４図は、従来のディジタル論理装置の自動設計装置
のハードウェア構成を示す図である。この自動設計装置は、ｊｌ！１１図に示すような状態遷
移で表わされる機能仕様から、第１３図に示すような下
位レベルの論理回路を合成する。第１４図において、ＣＰＵ１４６は記述入力装置１４３
から入力された機能仕様から、第３図に示す下位の論理
ゲートレベルの論理回路群を作成する処理装置である。機能記述格納装置１４４は、第１１図に示すような状態
遷移で示された論理回路の機能仕様を、第１２図のデー
タ構造で格納したファイルであり、また論理回路記述格
納装置１４５は、上記機能仕様から合成した下位の論理
ゲートレベルの論理回路で構成されるディジタル論理装
置の記述を格納したファイルである。主記憶装置１４０
は、ＣＰＵ　１４６の処理に必要なプログラム、例えば
機能記述格納手段１４４に格納する機能仕様の記述を記
述入力装置１４３から読み込んだり、その機能仕様から
合成された論理回路の記述を論理回路記述格納装置１４
５に格納するための論理合成処理プログラム等を格納す
る。第１５図は、第１４図の自動設計装置による下位展開処
理の手順を示すフローチャートである。先ず、（ｉ）読み書きプログラムが起動されることによ
り、記述入力装置１４３から機能仕様の記述が入力され
ると、上記プログラムがこの機能仕様を第１２図に示す
ようなデータ構造に変換し、機能記述格納装置１４４に
格納する（ステップ５０）０次に、（ｉｉ）論理合成処
理プログラムが起動されることにより、機能記述格納装
置１４４から機能記述を取り出し、機能記述中の１つの
状態毎に該当する状態に対応する論理回路を１つ配置し
、該当する論理回路のセット端子にタイミング回路を接
続する。このタイミング回路は、着目する状態への遷移
条件毎に、該当する遷移条件に対応する信号と、遍移元
の状態に対応する論理回路の出力端子からの信号の論理
積をとり、各論理積の出力の論理和をとる回路で構成す
る（ステップ５１）。次に、（ｆｌｉ）未処理の機能記述の有無を判断し、未
処理のものがあれば、ステップ５１に戻って論理回路を
作成するが、未処理のものがなければ、次に進む（ステ
ップ５２）、（ｔｖ）論理合成処理プログラムは、合成
結果を論理回路記述格納装置１４５に格納することによ
り、処理を終了する（ステップ５３）。なお、第１５図の処理は、従来の下位展開自動化装置で
、機能仕様の記述から論理回路を作成する場合であるが
、論理回路の替りにマイクロプログラムを作成する装置
の場合には、前記第１４図において、論理合成処理プロ
グラムの替りにマイクロプログラム合成処理プログラム
を備えておく。そして、第５図においても、論理回路の替りにマイクロ
プログラムを作成して（ステップ５１）、作成されたマ
イクロプログラムをファイルに格納する（ステップ５３
）。【発明が解決しようとする課題】前述のように、従来の自動設計装置では、機能仕様の記
述手段である下位記述展開プログラムが、論理回路合成
用とマイクロプログラム合成用とにそれぞれ分けられて
いた。その結果、１つの機能仕様から論理回路とマイク
ロプログラムの両方の論理構成を作成することができず
、またそれらについて、処理速度や金物量等を比較して
最適な論理構成を選択することができなかった。従来の自動設計装置を使用してディジタル論理装置を設
計する場合には、第１６図に示すように、論理回路合成
用とマイクロプログラム合成用の機能仕様をそれぞれ記
述して（ステップ１６１，１６２）自動設計装置に入力
し、それらから論理回路とマイクロプログラムを作成し
た後（ステップ１６３．１６４）、処理速度や金物量等
を比較して（ステップ１６５）、最適な論理構成を選択
する必要があった（ステップ１６６）。本発明の目的は、このような従来の課題を解決し、布線
論理またはマイクロプログラムによる論理回路の性能を
短時間に比較して、いずれか一方。または画構成を混合した最適な構成を選択することがで
きる下位展開自動化方式を提供することにある。〔課題を解決するための手段］上記目的を達成するため、本ｇ＠明の下位展開自動化方
式は、機能仕様として、論理装置の機能と論理構成の指
定を組み合わせて入力し、入力された情報をファイルに
一時格納しておき、ファイルに格納された論理装置の機
能の指定に基づき、論理合成プログラムにより論理ゲー
トレベルの論理回路を作成するとともに、論理装置の機
能の指定に基づき、マイクロプログラムコンパイラによ
りビットパターンレベルのマイクロプログラムを作成し
、ファイルに格納された論理装置の論理構成の指定に基
づき、論理合成プログラムとマイクロプログラムコンパ
イラを互いに切り替えて動作させ、機能仕様から下位レ
ベルの論理回路を作成する際に、論理構成の指定により
、論理回路とマイクロプログラムを選択して作成するこ
とに特徴がある。〔作　　用〕本発明においては、ディジタル論理装置の機能仕様から
論理ゲートレベルの論理回路およびビットパターンレベ
ルのマイクロプログラムを作成する場合、機能仕様とし
て、論理装置の機能と論理構成の指定を組み合わせて入
力し、論理合成プログラムにより論理装置の機能の指定
から論理ゲートレベルの論理回路を作成するとともに、
マイクロプログラムコンパイラにより同一の機能の指定
からビットパターンレベルのマイクロプログラムを作成
し、論理構成の指定に基づき論理合成プログラムとマイ
クロプログラムコンパイラを切り替えるスイッチを用い
て、機能仕様から下位レベルの論理回路を作成する際に
、論理構成の指定に基づいて１種類の機能の指定から論
理回路とマイクロプログラムを選択して作成する。これ
により、該当する機能仕様から下位レベルの論理回路や
マイクロプログラムを構成要素とする論理装置を合成す
る場合に、１つの機能仕様から論理回路とマイクロプロ
グラムの画構成方式の論理構成を作成することができる
とともに、それらについて処理速度と金物量を比較する
ことにより、最適な論理構成を選択することが可能であ
る。

【実施例】

以下、本発明の実施例を、図面により詳細に説明する。第１図は、本発明の一実施例を示す機能仕様を表す状態
遷移の入力装置と画面の燭である。入力装置は、デイスプレィｌＯ上の機能仕様記述ウィン
ドウ１３と、ｍ作指示のためのマウス１５と、マウス１
５に連動するカーソル１７と、数値情報を入力するキー
ボード１４とから構成される。機能仕様記述ウィンドウ１３は、機能仕様を表わす状態
遷移を記述するためのものである。この状態遷移は、従
来のものと同じように、状態遷移のｒ開始」とｒ終了Ｊ
を指定する記述と、論理装置が実行する制御動作を一定
の時間単位で区切ったｒ状態１．状態２、・・・状態ｎ
１状態ｍＪの記述と、制御動作の進行を表わす「遷移」
とその制御動作の進行条件を表わすｒ遷移条件」の記述
とから構成される０本実施例では、この他に、従来と異
なる要素、つまり着目する状態遷移の論理構成を指定す
るｒ＃Ｉ成指定Ｊと、状態遷移を−まとまとまりの記述
単位として扱うための「図面糸」等からなる図面管理情
報１６も、仕様記述の構成要素となっている。なお、従
来と同じように、「状１１Ｊの記述は、状態の識別名で
あるｒ状態名１と、状癩内で実行される「制御動作」と
から構成される。しかし、従来と異なる点は、制御動作
毎に構成指定が可能となっていることである。構成指定
は、具体的には、着目する機能を論理回路の組み合わせ
で構成する布線論理の指定（以下、記号Ｗで表わす）、
マイクロプログラムで構成する指定（以下、記号ｍで表
わす）、および布線論理とマイクロプログラムを混在さ
せて構成する指定（以下、記号Ｘで表わす）のいずれか
である。第１図において、状態名ＳＴＩの状態の制御動作中の〔
Ｗ〕、および状態名ＳＴｍの状態の制御動作中の［ｍ）
は、それぞれ構成指定の例である。操作メニュウラインドウ１１は、上記の状態遷移を機能
仕様記述ウィンドウ１３上に記述するための各種の操作
コマンドを表示したものである。この操作コマンドには、状態遷移の開始、終了、状態等
を表わす図記号（メニュウ上の部品ｌ、・・・部品ｎに
相当する）を機能仕様記述ウィンドウ１３上に配置する
ｒ追加」コマンド、上記の図記号を機能仕様記述ウィン
ドウ１３かも取り除く「削除」コマンド、記号した状態
遷移を機能記述格納装置（ファイル）に格納する「書き
込み」コマンド、および操作対象の図記号を指定する部
品ｌ。・・・・・部品ｎから構成される。操作メニュウを使用
して操作を行う際には、マウス１５に連動したカーソル
１７が使用される０例えば、カーソル１７で「追加」コ
マンドのメニュウの位置を指示した後、「部品ｌ！のメ
ニュウ位置を指示し、最後に機能仕様記述ウィンドウ１
３上の任意の位置を指示することにより、部品ｌに対応
する図記号が機能仕様記述ウィンドウ１３上に配置され
る。制御動作等のテキストで記号されるものは、キーボード
を使用することにより入力できる。第２図は、第１図の状態遷移を機能記述格納装置に格納
するためのデータ構造を示す図である。本発明のデータ構造は、第２ｒｇＪ（Ａ）に示すように
、従来のデータ構造と比較すると、図面糸で指定される
状態遷移を１まとまりとして扱うデータ構造を新たに設
けている。すなわち１本発明のデ−タ構造は、ｌまとま
りの状態遷移の論理構成を指定するｒ構成指定」と、こ
の状態遷移の識別名である「図面糸ｊと、複数のｒ記述
要素」とから構成される。第２図（Ｂ）は、１つの記述
要素の詳細を示している。これは従来と同じ記述文種別
と、従来とは異なって、制御動作毎に論理構成を指定し
た記述文とから構成されている。第２図（Ｃ）は、記述文種別がＴの場合の記述文の詳細
を示したものである。これは、従来と同じである。第２
図（Ｄ）は、記述文種別がＳの場合の記述文の詳細を示
したものである。この記述文は、状態名と複数の動作の
指定と複数の遷移の指定とから構成される。動作の指定
は、１つの制御動作とそれを実現するための論理構成の
指定とから構成される。第３図は、本発明の一実施例を示すディジタル論理装置
の自動設計装置のハードウェア構成図である。この自動設計装置は、第２図に示すようなデータ構造の
状態遷移で表わされた機能仕様から、第１３図に示すよ
うな下位レベルの論理回路を構成要素とする論理回路、
またはビットパターンレベルのマイクロプログラムを構
成要素とする論理回路を合成する。第３図において、機能記述格納装置３１は、第２１！Ｉ
に示すようなデータ構造の状態遷移で表わされた論理装
置の機述仕様を格納したファイルであり、論理レベル記
述格納装置３３は、上記の機能仕様から合成した下位レ
ベルの論理ゲートレベルの論理回路またはビットパター
ンレベルのマイクロプログラムで構成されるディジタル
論理装置の記述を格納したファイルである。また、記述
入力装置３４は、第１図に示す機能仕様記述ウィンドウ
１３と操作メニュウラインドウ１１を持つデイスプレィ
ｌＯとキーボード１４およびマウス１５とから構成され
、上記の記能仕様を記述するためのものである。また、
主記憶装置３５は、ＣＰＵ３０の処理に必要なプログラ
ム、例えば、機能記述格納装置３１に格納する機能仕様
の記述を記述入力装置３４から読み込んだり、その機能
仕様から合成された下位レベルの論理ゲートレベルの論
理回路またはビットパターンレベルのマイクロプログラ
ムの記述を論理レベル記述格納装置３３に格納したりす
る読み書きプログラム３６、その機能仕様から論理ゲー
トレベルの論理回路を合成する論理合成処理プログラム
３９、ビットパターンレベルのマイクロプログラムを合
成するマイクロプログラムコンパイラ３８、および機能
仕様の一部として記述される構成指定に従って論理合成
処理プログラム３９とマイクロプログラムコンパイラ３
８のどちらを使用するかを制御する合成制御プログラム
３７等を格納している。第４図は、本発明における合成制御プログラムの機能ブ
ロック図である。本発明の特徴的なプログラムである合成制御プログラム
は、与えられた機能仕口の記述のうちの構成指定を参照
して、記述を布線論理指定のものとマイクロプログラム
指定のものとに分ける記述分解部４１と、上記で分解さ
れた記述単位に論理合成処理プログラム３９とマイクロ
プログラムコンパイラ３８を起動して、下位レベルの論
理回路を作成する合成起動部４２と、布線論理とマイク
ロプログラムより構成される論理回路間の接続を行って
、論理回路を完成させる記述統合ｔｓ４３と、これら３
つの処理部４１〜４３の実行を制御する実行制御部４４
とから構成される。第５図は、第４図における実行制御部の処理音順を示す
フローチャートである。先ず、（１）実行制御部４４は、記述分解部４１を動作
させて次の処理を行う、すなわち、機能記述格納装置３
１に格納されている状態遷移を図面糸単位に構成指定が
ｍ、ｗ、ｘのものに分類し、その中で構成指定がＸのも
のは、さらに制御動作単位に構成指定がｍ、ｗのものに
分類して、構成指定毎の記述の集合を作成する（ステッ
プ１１０）。（ｉｉ）実行制御部４４は、合成起動部４２を起動して
次の処理を行う、すなわち、上記の手順で分類された記
述の集合に対して、論理回路とマイクロプログラムを比
較していずれか一方を選択する処理を行う、つまり、構
成指定がＷのものに対しては、論理合成処理プログラム
３９を用いて論理ゲートレベルの論理回路を作成する。また、構成指定がｍのものに対しては、マイクロプログ
ラムコンパイラ３８を用いてビットパターンレベルのマ
イクロプログラムを作成する。これらの作成結果は、中
間情報格納装置３２に格納される（ステップ１１１）、
次に、（ｆｉｔ）実行制御部４４は、記述統合部４３を
起動させることにより、次の処理を行う、すなわち、布
線論理で構成される論理回路とマイクロプログラムで構
成される論理回路との間の信号線を接続し、論理回路を
完成させて論理レベル格納装置３３に格納する（ステッ
プ１１２）。以下、ステップ１１０の記述分解部４１の詳細動作フロ
ーを第６図に、またステップ１１１の合成起動部４２の
データ構造図を第７図に、またステップ１１２の記述統
合部４３の詳細動作フローを第９図に、それぞれ示す。第６図は、第４図における記述分解部の処理フローチャ
ートである。先ず（１）状態遷移の集合から図面単位に１まとまりの
状態遷移を取り出す（ステップ１２０）。（ｎ）取り出された状態遷移の構成指定を判定し。それがＷであるときはステップ１２２に、それがｍであ
るときはステップ１２４に、またそれがＸであるときに
はステップ１２５に、それぞれ分岐する（ステップ１２
１）。次に、（ｉｉｉ）取り出された状態遷移を、布線論理の
論理構成で作成するために登録する（ステップ１２２）
、次に、（ｒＶ）未処理の状態遷移の集合の有無を判定
し、未処理のものがあれば、ステップ１２０に戻って同
じ処理を繰り返す（ステップ１２３）、また、（Ｖ）取
り出された状態遷移をマイクロプログラムの論理構成で
作成するために登録し、ステップ１２３の処理を行う。（ｖｉ）取り出された状態遷移と同一の記述を１つ作成
し、元の状態遷移を第１の状態遷移、複写された状態遷
移を第２の状態遷移とする（ステップ１２５）、　　（
ｖｆｉ）第１の状態遷移に対しては、各状態毎に制御動
作に対する構成指定を判定し、ｖｉ定のものがあれば、
該当の状態から動作の指定を取す除く（ステップ１２６
）、また、（４）第２の状態遷移に対しては、各状態毎
に制御動作に対する構成指定を判定し、ｍ指定のものが
あれば、該当の状態から動作の指定を取り除き、ステッ
プ１２３の処理を行う。第７図は、中間情報格納装置に格納される論理回路のデ
ータ構造図である。第７図（Ａ）は、構成指定がＷの機能仕様から作成され
る論理回路のデータ構造図である。これは、機能仕様の
識別名である「図面名−と、「構成指定Ｊおよび信号が
入力される側の論理回路を意味するｊデスティネーショ
ン資源１と信号を出力する側の論理回路を表わすｒソー
ス資源１の対を指定する複数ネットから構成される。第７図（Ｂ）は、構成指定がｍの機能仕様から作成され
る論理回路のデータ構造図である。これは、機能仕様の
識別名である１図面名」と、「構成指定Ｊおよび複数の
ネットから構成される。また、上記の構成指定Ｗと興な
って、各ネットでは、「デスティネーション資源」とｒ
ソース資源１の対の他に、この対の信号接続を制御する
マイクロプログラムの制御信号が追加されている。第８図は、第６図における第１の状態遷移と第２の状態
遷移の処理において、状態対応の構成指定を判断して２
つの状態遷移に分離する態様を示す図である。第８図（Ａ）は、構成指定にＸが指定された図面名単位
の状態遷移である。この図では、制御動作にＷが指定さ
れた状態を白色の矩形で、またｍが指定された状態を斜
線の矩形で、それぞれ表わしている。第８図（Ｂ）は、
第８図（Ａ）から作成された第２の状態遷移において、
各状態毎に制御動作に対する構成指定を判定し、ｍ指定
の制御動作の動作指定を取り除いた結果を表わしている
。第８図（Ｃ）は、第８図（Ａ）に示す状態遷移において
、各状態毎に制御動作に対する構成指定を判定し、Ｗ指
定の制御動作の動作指定を取り除いた結果を表わしてい
る。すなわち、そこだけを無効動作にしている。なお、第８図の複数傭の矩形は、第１図で示した状離遍
移図の各状態を表わすものである。第８図（Ｃ）の破線
の矩形は、ｍ指定の状態を取り除き、Ｗに置換される状
態を示している。ここで、ｍ指定とＷ指定が混在した状
態遷移から、ｍ指定のみの状態遷移とＷ指定のみの状態
遷移とに分離するのは、それぞれの状態遷移から１つの
制御回路（Ｗ指定の状態遷移から作成される）と１つの
マイクロプログラム（ｍ指定の一状態遷移から作成され
る）を作成するためである。第８図中において、「置換
される状態」とは、元の状態における制御動作を無効動
作（制御動作を行わないことを指定するもの）に置き換
えた状態である。第９図は、第４図における記述統合部の処理手順を示す
フローチャートである。先ず、（ｉ）中間情報格納装置３２内に、布線論理で構
成された論理回路と、−マイクロプログラムで構成され
た論理回路とが、両者共に格納されているか否かを判定
し、いずれか一方のみが格納されているときには、処理
を終了する（ステップ１５０）、（ｉｉ）両者共に格納
されているときには、両者のデータ構造を探索して、全
てのデスティネーション資源に対して、ソース資源と制
御信号とを対応付けたデスティネーション資源・ソース
資源対応のリスト（第１０図参照）を作成する（ステッ
プ１５１）、　　（ｉｉｉ）リストを探索することによ
り、同一デスティネーションであり、かつ構成指定Ｗの
機能仕様から作成されたソース資源と構成指定ｍの機能
仕様から作成されたソース資源とを対応付けられている
ものが有るか否かを判定し、なければ処理を終了する（
ステップ１５２）、（〜）同一デスティネーションのも
のが有れば、両者のソース資源の出力信号の論理和をと
り、その結果を着信するデスティネーション資源の入力
端子に接続する（ステップ１５３）、　（Ｖ）リスト中
に未処理のものが存在するか否かを判定し、あれば、ス
テップ１５２に戻って同一デスティネーションの有無判
定処理を行い、なければ、処理を終了する（ステップ１
５４）。第１０図は、第４回における記述統合部の処理を示す図
であって、第１Ｏ図（Ａ）は、デスティネーション資源
・ソース資源対応リストの内容を示す図、第１０図（Ｂ
）は元の論理構成の接続図、第１０図（Ｃ）は修正され
た論理構成の接続図である。第１０図（Ａ）において、デスティネーション資源ＤＥ
ＳＩは、構成指定Ｗの機能仕様から作成されたソース資
源５ＲＣＩＯ，５ＲＣ１２と構成指定ｍの機能仕様から
作成されたソース資源５ＲＣ１１、（制御信号はＣＴＬ
Ｉ）が対応付けられている。また、デスティネーション資源ＤＥＳ２は、構成指定ｍ
の機能仕様から作成されたソース資源５ＲＣ２０（制御
信号ＣＴＬ２）が対応付けられている。また、デスティネーション資源ＤＥＳ３は、構成指定Ｗ
の機能仕様から作成されたソース資源５ＲＣ３０が対応
付けられている。第１０１！Ｉ（Ｂ）は、第１０図（Ａ）のデスティネー
ション資源ＤＥＳＩに対する元の論理構成を示しており
、ＤＥＳＩは構成指定Ｗの機能仕様からソース資源５Ｒ
ＣＩＯ，５ＲＣ１２と論理和２回路を介して接続される
。一方、同じＤＥＳＩが、構成指定ｍの機能仕様からソ
ース資源５ＲＣＩＩの出力端子と制御信号ＣＴＬＩに論
理積回路を介して接続される。第１０図（Ｃ）は、第１０図（Ｂ）の接続図を第９図の
ステップ１５３の処理で修正して、統合した論理構成図
である。同一のデスティネーション資源に対して統合す
るために、画構成方式のソース資源をＤＥＳＩの入力端
子の手前で、論理和回路を介してＤＥＳｌに接続する。このように、本実施例においては、機能仕様から下位レ
ベルの論理回路やマイクロプログラムを構成要素とする
論理装置を合成する場合に、１つの機能仕様から論理回
路とマイクロプログラムの画構成方式の論理構成を作成
するので、それらについて、処理速度や金物量等を比較
して、最適な論理構成を選択することが可能である。〔発明の効果〕以上説明したように、本発明によれば、ディジタル論理
装置の機能仕様として、論理装置の機能の指定と構成の
指定を記述することができ、それらを用いて同一の機能
の指定がら布線論理による論理回路とマイクロプログラ
ムによる論理回路のいずれか一方が、または画構成方式
を混在した論理回路を作成することができるので、ｌｌ
ｌ１ｉ構成方式の論理回路の性能を短時間で比較するこ
とにより、最適な構成を選択することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す機能仕様の状態遷移入
力装置の図、第２図は第１図の状態遷移を機能記述格納
装置に格納するためのデータ構造図、第３１！Ｉは本発
明の一実施例を示すディジタル論理装置の自動設計装置
のハードウェア構成図、第４１！ｌＩは第３図における
合成制御プログラムの機能ブロック図、第５図は第４図
における合成制御プログラムの実行制御部の処理手順を
示すフローチャート、第６図は同じく合成制御プログラ
ムの記述分解部の手順を示すフローチャート、第７図は
本発明の中間情報格納装置に格納される論理回路のデー
タ構造図、第８図は第４図における合成制御プログラム
の記述分解部で状態対応の構成指定を判断して、２つの
状態遷移に分離する態様を示す図、第９図は第４図にお
ける合成制御プログラムの記述統合部の処理手順を示す
フローチャート、第１０図は第４図における記述統合部
の処理の一例を示す図、第１１図は従来の機能仕様を状
態遷移で記述する例を示す図、第１２図は第１１図の記
述を下位展開自動化装置内に格納する従来のデータ構造
図、第１３図は第１１図の機能仕様から合成される論理
回路群の接続構成を示す図、第１４図は従来のディジタ
ル論理装置の自動設計装置のハードウェア構成図、第１
５１１は第１４図の自動設計装置でディジタル論理装置
を設計する手順を示すフローチャート、第１６図は従来
の自動設計装置を用いてディジタル論理装置を設計する
手順を示すフローチャートである。ｌＯ：デイスプレィ、１１：操作メニュウラインドウ、
１３：機能仕様記能ウィンドウ、１４：キーボード、１
５：マウス、１６：図面管理情報、１７：カーソル、３
０：ＣＰＵ、３１：機能記述格納装置、３２：中間情報
格納装置、３３：論理レベル記述格納装置、３４：記述
入力装置、３５：主記慎装置、３６：読み書きプログラ
ム、３７：合成制御プログラム、３８二マイクロプログ
ラムコンパイラ、３９：論理合成処理プログラム、４１
：記述分解部、４２：合成起動部、４３：記述第図統合部、４４；実行制御部。第４図第図第８図（その２）（Ｂｌ第図（その１）（４）第図（その３）（０第１図（その２）（Ｂｌ第１いＪ図（その１）第図第１図第図

Claims

【特許請求の範囲】

（１）ディジタル論理装置の機能仕様から、より下位の
論理ゲートレベルの論理回路およびビットパターンレベ
ルのマイクロプログラムを構成要素とする論理回路を作
成する下位展開自動化方式において、上記機能仕様とし
て、論理装置の機能と論理構成の指定を組み合わせて入
力し、入力された情報をファイルに一時格納しておき、
該ファイルに格納された論理装置の機能の指定に基づき
、論理合成プログラムにより論理ゲートレベルの論理回
路を作成するとともに、該論理装置の機能の指定に基づ
き、マイクロプログラムコンパイラによりビットパター
ンレベルのマイクロプログラムを作成し、該ファイルに
格納された論理装置の論理構成の指定に基づき、上記論
理合成プログラムとマイクロプログラムコンパイラを互
いに切り替えて動作させ、上記機能仕様から下位レベル
の論理回路を作成する際に、上記論理構成の指定により
、論理回路とマイクロプログラムを選択して作成するこ
とを特徴とする下位展開自動化方式。