JPH03183195A - 集積回路装置及びその製造方法 - Google Patents

集積回路装置及びその製造方法

Info

Publication number
JPH03183195A
JPH03183195A JP2242834A JP24283490A JPH03183195A JP H03183195 A JPH03183195 A JP H03183195A JP 2242834 A JP2242834 A JP 2242834A JP 24283490 A JP24283490 A JP 24283490A JP H03183195 A JPH03183195 A JP H03183195A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
integrated circuit
integrated
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2242834A
Other languages
English (en)
Other versions
JP2796886B2 (ja
Inventor
Keith O Warren
キース オー ウォーレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Guidance and Electronics Co Inc
Original Assignee
Litton Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Litton Systems Inc filed Critical Litton Systems Inc
Publication of JPH03183195A publication Critical patent/JPH03183195A/ja
Application granted granted Critical
Publication of JP2796886B2 publication Critical patent/JP2796886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、強力な加速力、およびいかなる大気環境下に
おいても回路基板上に取付けた集積回路に悪影響を与え
ないようにした多層回路基板に関する。
〔従来の技術〕
従来、セラミックテープに一定の力をかけ、低温で共焼
成して形成される薄いフィルム構造が知られている。い
わゆる共焼成セラミックテープは、焼成前は可撓性のも
のである。このセラミックテープは、各社で製造されて
おり、特にデュポン社は、グリーンテープの商標名でこ
の製品を販売している。
この薄く可撓性のセラミックテープは、オーブン中で、
焼成されると硬化する。デュポン社および他社は、セラ
ミックテープを焼成する前に、伝導層をセラミックテー
プ上に付着させることによって、このセラミックテープ
を集積回路の高密度包装材料として販売している。
〔発明が解決しようとする課題〕
本発明の目的は、市販の低温共焼成のセラミックテープ
を利用することにより1回路基板に取付けられた集積回
路が、強力な加速力の下でも、また悪い大気環境の下で
も、影響を受けないようにすることである。
また、本発明の目的は、集積回路に対して機械加工で取
付けられている金属包装を省略することである。
〔課題を解決するための手段〕
本発明は、次の構成を採ることにより、上記課題を解決
する。
それぞれ複数の絶縁層からなる第1、第2回路基板であ
り、第2回路基板が集積回路を収容する孔を有するとと
もに、第1、第1回路基板同士を一体かつ硬質の多層回
路基板となし、孔内に集積回路を収容できるようにした
回路基板において、絶縁層が、集積回路上の少くとも一
部にあり、少くとも集積回路を収容している孔に充填さ
れ、また絶縁層が、多層板上の集積回路の表面に形成さ
れ、加速力に影響を受けないように集積回路を強固に取
付け、さらに絶縁層が、硬質多層板を覆う。
そして絶縁層が、硬質多層板を複数積層して一体に接着
された硬質多層板を被覆し、絶縁層が集積回路を覆う状
態で硬質化し、集積回路を回路基板内に固定できるよう
にしたことを特徴とする回路基板。
本発明は、次の実施態様を有する。
初めに、集積回路を取付けるためのコア層となる低温共
焼成のセラミック層を形成し、これを第1回路基板とす
る。
次に第1回路基板に、付着もしくはスクリーン印刷技術
を用いて伝導体を取付け、また1層から他層へ電気信号
を伝えるため、回路基板を貫通する伝導通路を設ける。
第1回路基板の片面もしくは両面には、集積回路を収容
する孔を有する外側層を取付ける。この外側層には、収
容されている集積回路と電接する伝導体がスクリーン印
刷で形成されている。
コア層に部品が組込まれ、外側層が取付けられると、そ
の一体部材は焼成され、硬質の多層回路基板になる。
その後、硬質の多層回路基板の外側層に形成されている
孔に、集積回路が挿入される。
各硬質多層のプリント回路基板は、非伝導性のガラスフ
リットでシールするように覆われ、集積回路は少くとも
部分的に被覆される。その際、硬質多層の回路基板は、
その間に集積回路を挾み込むようにして一体化される。
多層基板の接合は、その表面上の非伝導性のガラスの焼
成によって行われる。
集積回路は、それぞれ非伝導性ガラスと隔絶して設けら
れた伝導フリットを介して電気的に接続されている。
そして、サンドインチ状に積み重ねられた本体は、集積
回路には損傷を与えないが、ガラスを溶解するに十分な
温度で焼成される。そのため包装部は硬化し、集積口・
路は焼成された非伝導性ガラス中に包まれるように取付
けられ、集積回路は伝導可能に包装され、強力な加速度
に影響を受けない密封状態が遠戚される。
〔実施例〕
第1図は1本発明の実施例である多層回路基板(10)
の断面図を示すもので、コア部には、焼成以前に可撓性
を有している低温共焼成可能なセラミックテープ(12
)を3乃至5層以上重ねて形成される第1回路基板(1
1)を有している。
セラミックテープ(12)は、グリーンテープ(登録商
標)の名称でデュポンエレクトロニクス社によって製造
されている。セラミックテープ(12)の片面をもしく
は両面または層内には、公知のスクリーン印刷技術また
は真空スパッタリング技術等を用いて、各種の電気的伝
導通路が形成されている。
各セラミックテープ(12)に設けられた孔内に、スク
リーン印刷で金や伝導ガラス製の伝導材を小プラグとし
て形成し、複数のセラミックテープを積層する際、セラ
ミックテープは各小プラグからなる伝導通路(14)を
介して電気的に接続される。
セラミックテープ(12)の層からできている第1回路
基板(11)の片面もしくは両面には、孔(工8)を穿
設したセラミックテープからなる第2回路基板(15)
 (16)が外層として取付けられる。
第2回路基板(15) (16)には、集積回路を嵌め
込む段部(19)を形成した孔(18)が穿設されてい
る。
第1図に示すように、集積回路(20)とり−ド(22
)とが電気的に繋るように、リード(22)が孔(18
)の段部(19)に位置決めされ、さらに図示しない伝
導通路がリードと電気的に繋るように段部(19)に取
付けられている。
共焼成セラミックテープからなる各回路基板(11)(
15)(16)の積層が完了すると、集積回路を挿入す
る前に、大気中で約850℃±約50℃の高温下で積層
体を焼成し、M層体を硬化多層回路基板に変化させる。
第工図には、各回路基板(11) (15) (16)
が平板として示されてるいが、平板に限定されるもので
はない。
回路基板(11)(15) (16)を硬化した後、孔
(18)の中へ集積回路を挿入するとともに、孔(18
)の段部(19)上の各伝導体(13)、伝導通路(1
4)そしてリード(22)を、はんだ付けもしくはスポ
ット溶接を用いて電気的に接続する。集積回路(20)
の組立て前後に、集積回路基板は酸素室等で清掃される
その後、非伝導性の密封ガラスフリット(24)をスク
リーン印刷の技術を用いて多層回路基板(io)に被覆
する。この際、第1図に示すようにガラスフリットが、
少くとも集積回路(20)を部分的に覆い、少くとも孔
(18)内を満たすようにする。
ガラスフリットは、コーニンググラスワークス社製のコ
ーニングコード7585もしくは7589の密封ガラス
が適当であるが、それに格別限定されるものではない。
強い加速度が加わる時の為に、集積回路は部分的に、そ
してリードについては密封用のガラスフリットで十分に
覆われていることが必要である。
場合によっては、集積回路をガラスフリットで完全に覆
って使用することも可能である。
集積回路を覆っているガラスフリットは、多層もしくは
単層のガラスからなっており、その密度と温度膨張率は
集積回路に使われるシリコンの密度と温度膨張率に近い
材質でできている。
非伝導性のガラスフリットは、第1図の(25)で示す
隔絶位置では、伝導性なっている。すなわち、伝導性の
ガラスに銀を添加した伝導性と粘性に富むアミコンCG
−632−40の銀/ガラス底材を用いている。
この方法を用いると、後述するように多層回路基板(1
0)の一部表面を伝導体にすることによって。
多層回路基板を他の多層回路基板と電気的に接続するこ
とができる。
このように、配線回路は、伝導体(13)と伝導体(1
3’)とを電通するように第1回路基板(11)のセラ
ミックテープ(12)を貫通して一般けられた伝導通路
(1り)、そして伝導体(13’)と通電している第2
伝導通路(14’ )、とからできている。
伝導体(13’)は、コア基板(11)の左手上部で、
下面の集積回路(20)上にあり、図示しない配線と通
電されている。導電体(13’ )は、また第2伝導通
路(14’)を介して第2伝導体(13”)、そして第
3伝導通路(14”)と通電し、コア基板(11)の左
側上面にある集積回路(20)の配線と通電している。
たとえば、第1図のように、外部の配線回路に対して、
多層回路基板(10)の外表面が電気的に接続できるよ
うに、伝導性ガラスフリット(25)が。
第2回路基板(15)の表周に穿設される孔(26)内
に注入されている。
多層回路基板(10)の表面上には、非伝導性ガラスフ
リット(24)を流すか、または、例えば80メツシユ
のステンレススクリーンと100メツシユフリツトとを
用いたスクリーン印刷処理を行う。
回路基板、非伝導性フリット(24)、そして伝導性フ
リット(25)を組合わせた多層回路基板(10)は、
大気室内において、コーニング社製7585シーリング
ガラスを用いる時は380℃、コーニング社製7589
シーリングガラスを用いる時は480℃まで加熱される
。この時の加熱温度は、ガラスを溶かすに十分で、集積
回路に損傷を与えない温度になっている。
第2図には、複数の多層回路基板(10)をサンドイッ
チ状に積み重ねる時の組立分解図が示されており、多層
回路基板(10)の外表面を覆う非伝導性フリット(2
4) (24)同士が接するように、また伝導性ガラス
フリット(25) (25)同士が通電するように積層
される。
その後、サンドイッチ状の積層体は、ガラスは溶解する
が集積回路(20)には損傷を与えない程度の温度を用
いて再度加熱される。コーニング社製7585シーリン
グガラスでは380℃、コーニング社11j7589シ
ーリングガラスでは約480℃の温度を用いるのが適当
である。
非伝導性のガラスフリット(24)は、多層回路基板内
の包装物を密封し、同時に、伝導性のガラスフリット(
25)は、多層回路基板(10)同士の通電を行う。
そのため、この実施例の多層回路基板(10)は、剛性
に富み、強力な加速度にも耐えられる。また本実施例で
は、集積回路(20)を確実に密封し、従来集積回路(
20)に対して機械加工で取付けられている金属包装を
省略することができる。
そして最終的に5第2図に示すように、カバー(28)
が、サンドインチ状の多層回路基板(10)に取付けら
れる。この際、カバー(28)は、開口(18)内の集
積回路を密封している非伝導ガラス(24)の部分に取
付けられる。
【図面の簡単な説明】
第1図は、本発明の第1実施例である1枚の回路基板の
断面図、 第2図は、第1図の回路基板を複数枚積み重ねる時の組
立分解斜視図である。 (10)多層回路基板    (11)第1回路基板(
12)セラミックテープ  (13) (13’ )伝
導体(13”)第2伝導体     (14)伝導通路
(14’)第2伝導通路    (14”)第3伝導通
路(15)第2回路基板    (16)第2回路基板
(■8)孔         (19)段部(20)集
積回路      (21)ガラスフリット(22)リ
ード (24)非伝導性ガラスフリット (25)伝導性ガラスフリット

Claims (14)

    【特許請求の範囲】
  1. (1)それぞれ複数の絶縁層からなる第1、第2回路基
    板であり、第2回路基板が集積回路を収容する孔を有す
    るとともに、第1、第2回路基板同士を一体かつ硬質の
    多層回路基板となし、孔内に集積回路を収容できるよう
    にした回路基板において、絶縁層が、集積回路上の少く
    とも一部にあり、少くとも集積回路を収容している孔に
    充填され、絶縁層が、多層板上の集積回路の表面に形成
    され、加速力に影響を受けないように集積回路を強固に
    取付け、 絶縁層が、硬質多層板を覆い、 絶縁層が、硬質多層板を複数積層して、一体に接着され
    た硬質多層板を被覆し、集積回路を覆う状態で硬質化し
    、集積回路を回路基板内に固定できるようにしたことを
    特徴とする回路基板。
  2. (2)絶縁層が、配線を十分に覆うように前記孔に充填
    されるようにした請求項(1)記載の回路基板。
  3. (3)絶縁層が、隔絶された伝導部材よりなる領域を有
    し、前記領域は積層板を互いに電気的に接続するように
    した請求項(1)記載の回路基板。
  4. (4)第1、第2回路基板が、常温では可撓性を有し、
    低温加熱で共焼成できるセラミックテープの複数層から
    できている請求項(1)記載の回路基板。
  5. (5)絶縁層が、集積回路を密封する非伝導ガラス層で
    ある請求項(1)記載の回路基板。
  6. (6)伝導部材の隔絶領域が、伝導部材の領域に非伝導
    ガラスを付加してできている請求項(3)記載の回路基
    板。
  7. (7)第1、第2層が、第1温度で焼成されて1枚の硬
    質の積層板となり、さらに第1温度の約半分の温度で焼
    成されることによって、絶縁層が硬質な層となるように
    した請求項(1)記載の回路基板。
  8. (8)第1温度が、約850℃±約50℃であり、第2
    温度が、約380℃から約480℃の範囲である請求項
    (1)記載の回路基板。
  9. (9)第2回路基板が、第1回路基板の両面に取付けら
    れた請求項(1)記載の回路基板。
  10. (10)第1、第2回路基板が、回路基板上に伝導体を
    、また回路基板内に伝導通路を備えた請求項(1)記載
    の回路基板。
  11. (11)加熱前に可撓性を有する絶縁層を重ねて第1回
    路基板を形成し、 集積回路を収容するように穿設された複数の孔を有して
    おり、加熱前は可撓性を有する複数の絶縁層からなる第
    2回路基板を、第1回路基板の外側に取付け、 第1、第2回路基板を焼成して1枚の硬質の回路基板と
    し。 集積回路を、第2回路基板に形成した孔に収納し、 孔内の集積回路を少くとも部分的に覆うような絶縁層を
    載置し、 絶縁層、一体の回路基板そして集積回路を焼成し、集積
    回路を回路基板に強力に取付け、 回路基板の全表面を覆うように絶縁層を載置し、積層状
    に2枚以上の回路基板を積み上げ、 絶縁層と2枚以上の回路基板、そして集積回路を、絶縁
    層は溶解するが、2枚以上の回路基板が溶解せず、さら
    に集積回路に損傷を与えない温度で焼成するようにして
    なる 集積回路の回路基板取付け方法。
  12. (12)第1、第2集積回路が、約850℃±約50℃
    で焼成され、集積回路が、約380℃から約480℃の
    範囲で焼成されるようにした請求項(11)記載の集積
    回路の回路基板取付け方法。
  13. (13)第2回路基板が、第1回路基板の両面に形成さ
    れるようにした請求項(11)記載の集積回路の回路基
    板取付け方法。
  14. (14)絶縁層を集積回路に載置する際、層が集積回路
    を覆うとともに孔に充填されるようにした請求項(11
    )記載の集積回路の回路基板取付け方法。
JP2242834A 1989-09-14 1990-09-14 集積回路装置及びその製造方法 Expired - Fee Related JP2796886B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/407,045 US5006923A (en) 1989-09-14 1989-09-14 Stackable multilayer substrate for mounting integrated circuits
US407,045 1989-09-14

Publications (2)

Publication Number Publication Date
JPH03183195A true JPH03183195A (ja) 1991-08-09
JP2796886B2 JP2796886B2 (ja) 1998-09-10

Family

ID=23610383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2242834A Expired - Fee Related JP2796886B2 (ja) 1989-09-14 1990-09-14 集積回路装置及びその製造方法

Country Status (5)

Country Link
US (1) US5006923A (ja)
EP (1) EP0417992B1 (ja)
JP (1) JP2796886B2 (ja)
CA (1) CA2024784C (ja)
DE (1) DE69030223T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
WO1992022090A1 (en) * 1991-06-03 1992-12-10 Motorola, Inc. Thermally conductive electronic assembly
US5285108A (en) * 1991-06-21 1994-02-08 Compaq Computer Corporation Cooling system for integrated circuits
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
DE19627543B9 (de) * 1996-05-18 2004-10-14 Thomas Hofmann Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
US5801108A (en) * 1996-09-11 1998-09-01 Motorola Inc. Low temperature cofireable dielectric paste
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US20030041966A1 (en) * 2001-08-31 2003-03-06 International Business Machines Corporation Method of joining laminates for z-axis interconnection
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US9109831B2 (en) 2007-07-11 2015-08-18 AIR LIQUIDE GLOBAL E&C SOLUTIONS US Inc. Process and apparatus for the separation of a gaseous mixture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990183A (ja) * 1982-11-15 1984-05-24 Sony Corp カ−ド
JPS6134990A (ja) * 1984-07-25 1986-02-19 イビデン株式会社 電子部品搭載用基板およびその製造方法
JPS635999A (ja) * 1986-06-27 1988-01-11 株式会社東芝 カ−ド型電子回路ユニツト
JPS6457653A (en) * 1987-08-27 1989-03-03 Fujitsu Ltd Mounting structure of hybrid integrated circuit component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704455A (en) * 1971-02-01 1972-11-28 Alfred D Scarbrough 3d-coaxial memory construction and method of making
CA977451A (en) * 1972-04-27 1975-11-04 Bunker Ramo Corporation Electrical circuit packaging structure and method of fabrication thereof
JPS60164959A (ja) * 1984-02-08 1985-08-28 Teac Co 磁気デイスク装置
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
JPS60252992A (ja) * 1984-05-30 1985-12-13 Toshiba Corp Icカ−ド
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990183A (ja) * 1982-11-15 1984-05-24 Sony Corp カ−ド
JPS6134990A (ja) * 1984-07-25 1986-02-19 イビデン株式会社 電子部品搭載用基板およびその製造方法
JPS635999A (ja) * 1986-06-27 1988-01-11 株式会社東芝 カ−ド型電子回路ユニツト
JPS6457653A (en) * 1987-08-27 1989-03-03 Fujitsu Ltd Mounting structure of hybrid integrated circuit component

Also Published As

Publication number Publication date
DE69030223D1 (de) 1997-04-24
EP0417992A3 (en) 1991-08-07
US5006923A (en) 1991-04-09
DE69030223T2 (de) 1997-07-03
EP0417992A2 (en) 1991-03-20
EP0417992B1 (en) 1997-03-19
JP2796886B2 (ja) 1998-09-10
CA2024784A1 (en) 1991-03-15
CA2024784C (en) 1994-01-04

Similar Documents

Publication Publication Date Title
JP2796886B2 (ja) 集積回路装置及びその製造方法
US5336928A (en) Hermetically sealed packaged electronic system
EP0068753B1 (en) Hybrid integrated circuit device
US5939789A (en) Multilayer substrates methods for manufacturing multilayer substrates and electronic devices
US4873615A (en) Semiconductor chip carrier system
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
US6449168B1 (en) Circuit board and a method for manufacturing the same
JPH0828441B2 (ja) マイクロ波およびミリメータ波砒化ガリウム集積回路用の低温度共焼成セラミックパッケージ
US7557502B2 (en) Electroluminescent display with gas-tight enclosure
EP0272046A2 (en) Circuit arrangement including a composite ceramic substrate
WO2017114917A1 (en) Electronic component packaged in a flexible component carrier
JP3793547B2 (ja) 積層セラミック回路基板の製造方法
US5094969A (en) Method for making a stackable multilayer substrate for mounting integrated circuits
KR20200087716A (ko) 센서 유닛 및 기판과 캐리어를 상호접속하는 방법
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
TWI419624B (zh) 具有埋入電子零件之結合式多層電路板及其製造方法
GB2196178A (en) Semiconductor chip carrier system
JPH01175297A (ja) 多層印刷配線板装置
CA1197627A (en) Device enclosure for high density tape bonding
JPH08172275A (ja) 共焼成モジュールを集積化するための層状構造
US6750537B2 (en) Substrate structure
GB2149971A (en) Decoupling capacitor and method of manufacture thereof
JPS60200544A (ja) 混成集積回路素子
JP2004319807A (ja) 半導体装置およびその製造方法
JPS61112399A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees