JPH0318356B2 - - Google Patents

Info

Publication number
JPH0318356B2
JPH0318356B2 JP56112025A JP11202581A JPH0318356B2 JP H0318356 B2 JPH0318356 B2 JP H0318356B2 JP 56112025 A JP56112025 A JP 56112025A JP 11202581 A JP11202581 A JP 11202581A JP H0318356 B2 JPH0318356 B2 JP H0318356B2
Authority
JP
Japan
Prior art keywords
film
thin film
electrode
source
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56112025A
Other languages
Japanese (ja)
Other versions
JPS5814575A (en
Inventor
Kanetaka Sekiguchi
Seigo Togashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP56112025A priority Critical patent/JPS5814575A/en
Priority to GB08221029A priority patent/GB2107115B/en
Publication of JPS5814575A publication Critical patent/JPS5814575A/en
Priority to US06/621,324 priority patent/US4502204A/en
Publication of JPH0318356B2 publication Critical patent/JPH0318356B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は、薄膜トランジスタ(TFT)のスイ
ツチング特性を左右するゲート絶縁膜の低温形成
法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for forming a gate insulating film at a low temperature, which influences the switching characteristics of a thin film transistor (TFT).

絶縁ゲート薄膜トランジスタの構造は、基板−
半導体薄膜−絶縁層−導電層である。薄膜トラン
ジスタの特徴である大面積化及び、安価である性
質を利用するためには基板として、ガラス及びセ
ラミツクスを使用する事が考えられ、その場合に
は、高温での処理が難しくなる。
The structure of an insulated gate thin film transistor is
A semiconductor thin film - an insulating layer - a conductive layer. In order to take advantage of the large area and low cost characteristics of thin film transistors, it is possible to use glass or ceramics as the substrate, but in that case, processing at high temperatures becomes difficult.

現在、半導体技術において使用されているゲー
ト絶縁膜には、SiO2及び、Al2O3があるが、現在
の所、熱酸化法を主に利用している。だが、基板
により温度の制約を受ける場合、一般に利用され
ている熱酸化は難しい。他の絶縁膜形成法として
は、PVD及びCVD法があるが、熱酸化膜に比べ
て、膜の均一性、絶縁性、膜中の欠陥、不純物密
度、界面準位密度等の点で劣つている。
Gate insulating films currently used in semiconductor technology include SiO 2 and Al 2 O 3 , but currently thermal oxidation is mainly used. However, the commonly used thermal oxidation is difficult when temperature is restricted by the substrate. Other insulating film formation methods include PVD and CVD, but these methods are inferior to thermal oxide films in terms of film uniformity, insulation, defects in the film, impurity density, interface state density, etc. There is.

本発明は、低温で熱酸化膜に匹敵する絶縁膜
を、陽極酸化を利用して形成する方法を提供する
ものである。
The present invention provides a method of forming an insulating film comparable to a thermal oxide film at low temperatures using anodic oxidation.

陽極酸化法としては、従来は金属が中心に行な
われ、半導体技術としては、良導体膜において利
用されていたのに対し、非絶縁性薄膜、つまり、
良導体及び絶縁体以外の高抵抗薄膜の場合、例え
ばアモルフアスシリコン半導体膜の場合、従来の
陽極酸化法では大面積に均一に電圧を印加する事
が難しいため、大面積に均一な陽極酸化膜を形成
することができなかつた。そこで本発明では、パ
タン化された電極を利用する事により、高抵抗膜
においても、均一な膜を形成でき、かつ、この電
極をソース、ドレイン電極として使用しているた
め、工程的、面積的にも薄膜トランジスタ製造法
としては適している。
Conventionally, anodic oxidation was mainly used for metals, and in semiconductor technology, it was used for good conductor films, but it was used for non-insulating thin films, that is,
In the case of high-resistance thin films other than good conductors and insulators, such as amorphous silicon semiconductor films, it is difficult to uniformly apply voltage over a large area using conventional anodic oxidation methods. could not be formed. Therefore, in the present invention, by using a patterned electrode, a uniform film can be formed even in a high resistance film, and since this electrode is used as a source and drain electrode, it is possible to reduce the process and area. It is also suitable for manufacturing thin film transistors.

絶縁基板上に半導体膜を形成する方法として
は、低温において、プラズマ及び低圧でのCVD、
或は、PVD法等が考えられるが、形成された膜
は、シート抵抗が大きく、従来の方法による陽極
酸化は、利用しがたい。本発明は、ソース及びド
レイン電極として、基板上にパタン化された電
極、例えば、細線状電極をあらかじめ形成し、そ
の上に、非絶縁性薄膜、例えば、半導体膜を形成
し、前記した電極を陽極として利用し、半導体膜
を層状に陽極酸化し、上記層状陽極酸化膜を絶縁
膜、例えば、ゲート絶縁膜として利用し、上記細
線状電極をソース及びドレイン電極とする薄膜ト
ランジスタの製造方法である。さらに、基板とし
て例えば、ガラス及びセラミツクスを利用する場
合において、基板からの不順物拡散による、反導
体膜への悪影響を防ぐために、基板上へあらかじ
め、シリコンナイトライドで不純物トラツプ膜を
形成し、その上に、上記パタン化された電極をも
うけ、非絶縁性薄膜、例えば、半導体膜を付け
て、ソース、ドレイン電極をサンドイツチ状にし
て、陽極酸化し、ゲート膜及び、絶縁膜として利
用する薄膜トランジスタの製造方法をも提供する
ものである。この場合、不純物トラツプ膜は、陽
極酸化時に半導体膜に対し悪影響を及ぼす効果を
防ぐと伴に、パタン化すべき電極のパタン精度の
向上及び、トランジスタのスイツチング特性の向
上等に重要である。また、上記トラツプ膜を形成
する事により、従来陽極酸化しにくい基板及び、
利用しにくかつた電極の利用も可能にし、陽極酸
化の適応能力の向上に効果的である。又、非絶縁
性薄膜を陽極酸化する工程を含む薄膜トランジス
タの製造において、基板上にパタン化されたソー
ス、ドレイン電極をあらかじめ形成した後、非絶
縁性薄膜を形成し、新たに陽極を形成する事な
く、上記ソース、ドレイン電極を利用し、非絶縁
性薄膜を陽極酸化する事により、均一で、絶縁性
の高い膜の形成が可能となる。次に図面を用いて
本発明の詳細を説明する。
Methods for forming semiconductor films on insulating substrates include CVD using plasma and low pressure at low temperatures;
Alternatively, a PVD method or the like may be considered, but the formed film has a large sheet resistance, making it difficult to use conventional methods of anodic oxidation. In the present invention, patterned electrodes, such as thin wire electrodes, are formed in advance on a substrate as source and drain electrodes, and a non-insulating thin film, such as a semiconductor film, is formed thereon. This is a method of manufacturing a thin film transistor in which a semiconductor film is used as an anode, a semiconductor film is anodized in layers, the layered anodic oxide film is used as an insulating film, for example, a gate insulating film, and the thin wire electrodes are used as source and drain electrodes. Furthermore, when using glass or ceramics as a substrate, an impurity trap film is formed on the substrate in advance using silicon nitride in order to prevent the diffusion of impurities from the substrate from adversely affecting the anticonductor film. The above-described patterned electrode is formed on top, a non-insulating thin film, for example, a semiconductor film is attached, and the source and drain electrodes are made into a sandwich-like structure and anodized to form a thin film transistor to be used as a gate film and an insulating film. A manufacturing method is also provided. In this case, the impurity trap film is important for preventing adverse effects on the semiconductor film during anodic oxidation, improving the pattern accuracy of the electrode to be patterned, and improving the switching characteristics of the transistor. In addition, by forming the above-mentioned trap film, substrates that are difficult to anodize conventionally and
This makes it possible to use electrodes that are difficult to use, and is effective in improving the adaptability of anodic oxidation. In addition, in manufacturing thin film transistors, which includes the process of anodizing a non-insulating thin film, patterned source and drain electrodes are formed on the substrate in advance, a non-insulating thin film is formed, and a new anode is formed. Instead, by anodic oxidizing a non-insulating thin film using the source and drain electrodes, it is possible to form a uniform and highly insulating film. Next, details of the present invention will be explained using the drawings.

第1図は、本発明の一実施例で薄膜トランジス
タの製造を説明する工程図である。
FIG. 1 is a process diagram illustrating the manufacture of a thin film transistor according to an embodiment of the present invention.

第1図Aは、基板上への細線状電極の形成工程
を示している。細線状電極は、リフトオフ及び、
エツチング等を利用して行ない、1は基板、2は
パタン化された電極、例えば、細線状電極を示し
ている。この細線状電極2は、陽極酸化電極とし
て利用し、かつ、ソース、ドレイン電極として利
用する。
FIG. 1A shows the process of forming thin wire electrodes on a substrate. The thin wire electrode can be used for lift-off and
This is done by using etching or the like, and 1 is a substrate, and 2 is a patterned electrode, for example, a thin wire electrode. This thin wire electrode 2 is used as an anodic oxidation electrode, and also as a source and drain electrode.

本実施例においては、細線状電極2を巾10μm
に形成した。また、ソース電極とドレイン電極と
の電極間距離Wは10μmとし、ソース電極および
ドレイン電極の長さLとトランジスタの駆動能力
を安定して維持するため100μmとした。
In this example, the thin wire electrode 2 has a width of 10 μm.
was formed. Further, the inter-electrode distance W between the source electrode and the drain electrode was set to 10 μm, and in order to stably maintain the length L of the source electrode and the drain electrode and the driving ability of the transistor, it was set to 100 μm.

次に、第1図Bに示すように、細線状電極2お
よび絶縁基板1上へ、半導体膜3としてアモルフ
アスシリコン(a−Si)をプラズマCVD法にて、
厚さt150nm形成した。この設計値では、ソース
電極のドレイン電極間のa−Siの抵抗(RS-D)は
RS-D=ρ・W/(t・L)で表わされる。a−Si
の抵抗率ρを1010Ω・cm(一般に使用できるもの
は107〜1010Ω・cm)とした場合、RS-D=0.7×
1014Ωである。
Next, as shown in FIG. 1B, amorphous silicon (a-Si) is deposited on the thin wire electrode 2 and the insulating substrate 1 as a semiconductor film 3 by plasma CVD.
A thickness of 150 nm was formed. With this design value, the a-Si resistance (R SD ) between the source and drain electrodes is
R SD =ρ·W/(t·L). a-Si
When the resistivity ρ of is 10 10 Ω・cm (commonly usable ones are 10 7 to 10 10 Ω・cm), R SD = 0.7×
10 14 Ω.

そして、第1図Cに示すように陽極酸化を行な
うことにより、均一な酸化膜5が形成される。こ
こで、a−Si膜は、陽極酸化の初期には最も抵抗
の小さいソース電極およびドレイン電極上におい
て陽極酸化されるが、陽極酸化膜の抵抗が大きく
なるにつれて、a−Si膜の陽極酸化される部分
は、横方向に拡がつていく。今回形成された陽極
酸化膜の抵抗は、厚さ100nmで電圧1V印加時に
1×1016Ω以上あるため、ソース電極とドレイン
電極間のa−Siの抵抗よの2桁大きくなる。その
結果、ソース電極とドレイン電極間には均一で良
好は酸化膜5が形成できる。また、半導体膜3を
少なくとも50nm残すために、陽極酸化膜5がソ
ース電極およびドレイン電極上で100nm以上形
成されないように、陽極酸化時には陽極(ソース
電極およびドレイン電極)および陰極(対向電極
4)間に定電圧を印加した。
Then, by performing anodic oxidation as shown in FIG. 1C, a uniform oxide film 5 is formed. Here, the a-Si film is anodized on the source and drain electrodes with the lowest resistance at the initial stage of anodic oxidation, but as the resistance of the anodic oxide film increases, the a-Si film is anodized. The part that expands will expand laterally. The resistance of the anodic oxide film formed this time is 1×10 16 Ω or more when a voltage of 1 V is applied at a thickness of 100 nm, which is two orders of magnitude higher than the resistance of a-Si between the source and drain electrodes. As a result, a uniform and good oxide film 5 can be formed between the source electrode and the drain electrode. In addition, in order to leave at least 50 nm of the semiconductor film 3, it is necessary to prevent the anodic oxide film 5 from being formed over 100 nm on the source and drain electrodes between the anode (source electrode and drain electrode) and the cathode (counter electrode 4) during anodic oxidation. A constant voltage was applied to.

上記説明では、ソース電極とドレイン電極との
電極間距離を10μm、ソース電極とドレイン電極
との電極の長さは100μmとしたが、先に述べて
きたように、ソース・ドレイン電極のa−Siの抵
抗が陽極酸化膜の抵抗より小さければ良く、ほぼ
1/10以下で所望の陽極酸化膜が形成できる。抵抗
比を1/10以下にするには、t=150nm程度、
ρ=1010Ω・cm程度とすると、 RS-D≒0.7×1015×W/Lとなり、W/Lがほぼ1
より小さければRS-Dは陽極酸化膜の抵抗の1/10以
下になる。ただしW、Lがあまり大きな値にな
る、すなわち大面積を有するようになると、ピン
ホールが発生する等良好な酸化膜は得られなくな
る。そこで、条件を求めたところ電極間距離はほ
ぼ2〜10μm、電極の長さは少なくともほぼ10μ
mという範囲においては、ほぼ満足のいく結果が
得られた。ただし、a−SiTFTを考えるとa−
Si膜の厚さは特性の安定性、抵抗、光による抵抗
の低下等の点から決まり、また、陽極酸化膜(ゲ
ート絶縁膜)の厚さは特性の安定性、誘電率、ピ
ンホール等から決まり、それぞれ50〜100nm、
100〜200nm程度の範囲で調整される。この場合
でも、a−Si膜の抵抗率が1010Ω・cm以下、膜厚
が50nm以上、陽極酸化膜が100nm以上の条件で
は、前記したW/Lがほぼ1より小さいというこ
とを満足すれば、均一な陽極酸化膜の形成が可能
である。
In the above explanation, the distance between the source and drain electrodes was 10 μm, and the length of the source and drain electrodes was 100 μm. It is sufficient that the resistance is smaller than the resistance of the anodic oxide film, and a desired anodic oxide film can be formed with a resistance of approximately 1/10 or less. To reduce the resistance ratio to 1/10 or less, t = about 150 nm,
If ρ=10 10 Ω・cm, R SD ≒0.7×10 15 ×W/L, and W/L is approximately 1.
If it is smaller, R SD will be less than 1/10 of the resistance of the anodic oxide film. However, if W and L have too large values, that is, if the area is too large, pinholes will occur and a good oxide film will not be obtained. Therefore, when we determined the conditions, the distance between the electrodes was approximately 2 to 10 μm, and the length of the electrodes was at least approximately 10 μm.
In the range of m, almost satisfactory results were obtained. However, considering a-SiTFT, a-
The thickness of the Si film is determined based on stability of properties, resistance, and reduction in resistance due to light, etc. The thickness of the anodic oxide film (gate insulating film) is determined based on stability of properties, dielectric constant, pinholes, etc. determined, 50 to 100 nm, respectively.
It is adjusted in a range of about 100 to 200 nm. Even in this case, under the conditions that the resistivity of the a-Si film is 10 10 Ω・cm or less, the film thickness is 50 nm or more, and the anodic oxide film is 100 nm or more, the above-mentioned W/L must be approximately smaller than 1. For example, it is possible to form a uniform anodic oxide film.

陽極酸化は、液相でも気相でも可能であり、特
に、酸素プラズマを用いた気相法は、気相のコン
ダクタンスが低いために、高抵抗体でも、均一か
つ、良質の酸化膜が得られる。4は、陽極酸化の
時の、対向電極であり、5は、陽極酸化により形
成された酸化膜である。第1図Dは、第1図Bに
より形成した半導体薄膜3及び第1図Cにより形
成された酸化膜5をパターニングし、第1図Aの
細線状電極2を、ソース及びドレイン電極として
利用し、酸化膜5上にゲート電極6を付け、絶縁
ゲート薄膜トランジスタを形成したものである。
Anodic oxidation can be performed in either liquid phase or gas phase, and in particular, the gas phase method using oxygen plasma has a low conductance in the gas phase, so it is possible to obtain a uniform and high-quality oxide film even on high-resistance materials. . 4 is a counter electrode during anodic oxidation, and 5 is an oxide film formed by anodic oxidation. In FIG. 1D, the semiconductor thin film 3 formed in FIG. 1B and the oxide film 5 formed in FIG. 1C are patterned, and the thin linear electrodes 2 in FIG. 1A are used as source and drain electrodes. , a gate electrode 6 is attached on an oxide film 5 to form an insulated gate thin film transistor.

第2図は、基板と細線状電極21間に、基板1
0からの不純物拡散を防ぐための、シリコンナイ
トライド等で不純物トラツプ膜11の形成を含む
工程を加えた場合である。第2図A−1は、不純
物トラツプ膜11をあらかじめ形成する工程を示
している。他の工程は、第1図の場合と同様であ
り、この場合は、第2図Cに示す様に、細線状電
極21は、不純物トラツプ膜11と半導体膜31
とのサンドイツチ構造になつている。ここに示し
た工程は、ドーピングしていないが、ドーピング
工程を含める事も可能であるし、第2図のサンド
イツチ構造の不純物トラツプは、基板10への細
線状電極21の密着向上を目的とした膜も含めて
いる。尚、41は陽極酸化のときの対向電極、5
1は酸化膜、61はゲート電極である。
In FIG. 2, the substrate 1 is
This is a case where a step including forming an impurity trap film 11 of silicon nitride or the like is added to prevent impurity diffusion from zero. FIG. 2A-1 shows the step of forming the impurity trap film 11 in advance. The other steps are the same as in the case of FIG. 1, and in this case, as shown in FIG.
It has a sand German beach structure. Although the process shown here does not involve doping, it is also possible to include a doping process, and the impurity trap of the sandwich structure shown in FIG. It also includes membranes. In addition, 41 is a counter electrode during anodic oxidation, 5
1 is an oxide film, and 61 is a gate electrode.

第3図は、実際の陽極酸化装置の概要を示す説
明図である。30は、電解液35の上下による電
圧の変動を少なくし、均一な膜を形成するために
利用する絶縁性物質であり、34が、陽極酸化し
ようとする非絶縁性膜、33が、ソース及びドレ
インを兼ねたパタン化された電極で、陽極として
使用する。32は、基板であり、36は、陰極で
ある。37は、電源である。
FIG. 3 is an explanatory diagram showing an outline of an actual anodizing apparatus. 30 is an insulating material used to reduce voltage fluctuations due to the rise and fall of the electrolytic solution 35 and form a uniform film, 34 is a non-insulating film to be anodized, and 33 is a source and A patterned electrode that also serves as a drain and is used as an anode. 32 is a substrate, and 36 is a cathode. 37 is a power source.

以上の工程例からも明らかな如く本発明は、陽
極酸化に利用する電極を新たに形成するのではな
く、トランジスタ(MOS)の電極として当然必
要な、トランジスタ構成部分としての一部を利用
するため、プロセスの単純化につながり、均一な
絶縁膜を形成する事ができ、同時に、ソース、ド
レイン電極も形成できる。
As is clear from the above process example, the present invention does not newly form an electrode to be used for anodization, but rather uses a part of a transistor component that is naturally necessary as an electrode for a transistor (MOS). This simplifies the process, allows the formation of a uniform insulating film, and allows the formation of source and drain electrodes at the same time.

この方法により、従来まで陽極酸化しにくかつ
た非絶縁性膜に対しても陽極酸化できる様にでき
低温で均一良質な膜形成を可能にし、TFTの利
点を生かすのに有効である。
This method makes it possible to anodize even non-insulating films that have been difficult to anodize in the past, making it possible to form uniform, high-quality films at low temperatures, and is effective in taking advantage of the advantages of TFT.

本発明は、特に液晶等を用いた表示パネル基板
上のTFTに有効な技術であり、腕時計等の小型
携帯機器への表示装置として特に適している。
The present invention is a technique particularly effective for TFTs on display panel substrates using liquid crystals, etc., and is particularly suitable as a display device for small portable devices such as wristwatches.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の薄膜トランジスタ製造工程
を示す工程図。第2図は、本発明の薄膜トランジ
スタの他の製造工程を示す工程図である。第3図
は、陽極酸化装置の概要を示す説明図である。 1,10,32……基板、2,21……パタン
化されたソース、ドレイン電極、3,31……半
導体膜、4,36,41……陽極酸化のときの対
向電極、5,51……酸化膜(ゲート絶縁膜)、
6,61……ゲート電極、11……不純物トラツ
プ膜、35……電解液、36……陰極。
FIG. 1 is a process diagram showing the thin film transistor manufacturing process of the present invention. FIG. 2 is a process diagram showing another manufacturing process of the thin film transistor of the present invention. FIG. 3 is an explanatory diagram showing an outline of the anodizing device. 1, 10, 32... Substrate, 2, 21... Patterned source and drain electrodes, 3, 31... Semiconductor film, 4, 36, 41... Counter electrode during anodic oxidation, 5, 51... ...Oxide film (gate insulating film),
6, 61... Gate electrode, 11... Impurity trap film, 35... Electrolyte, 36... Cathode.

Claims (1)

【特許請求の範囲】 1 薄膜トランジスタの製造工程において、絶縁
基板上にパタン化されたソース、ドレイン電極を
形成する工程と、該電極上に非絶縁性薄膜を形成
する工程と、該パタン化されたソース、ドレイン
電極を陽極として、前記非絶縁性薄膜を陽極酸化
する工程とを有することを特徴とする薄膜トラン
ジスタの製造方法。 2 薄膜トランジスタの製造工程において、絶縁
基板上に不純物トラツプ膜を形成する工程と、該
不純物トラツプ膜上にパタン化されたソース、ド
レイン電極を形成する工程と、該電極上に非絶縁
性薄膜を形成する工程と、該パタン化されたソー
ス、ドレイン電極を陽極として、前記非絶縁性薄
膜を陽極酸化する工程とを有することを特徴とす
る薄膜トランジスタの製造方法。
[Claims] 1. In the manufacturing process of a thin film transistor, a step of forming patterned source and drain electrodes on an insulating substrate, a step of forming a non-insulating thin film on the electrodes, and a step of forming patterned source and drain electrodes on the insulating substrate; A method for manufacturing a thin film transistor, comprising the step of anodizing the non-insulating thin film using source and drain electrodes as anodes. 2. In the manufacturing process of a thin film transistor, a step of forming an impurity trap film on an insulating substrate, a step of forming patterned source and drain electrodes on the impurity trap film, and a step of forming a non-insulating thin film on the electrodes. A method for manufacturing a thin film transistor, comprising the steps of: anodic oxidizing the non-insulating thin film using the patterned source and drain electrodes as anodes.
JP56112025A 1981-07-17 1981-07-17 Manufacture of thin film transistor Granted JPS5814575A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56112025A JPS5814575A (en) 1981-07-17 1981-07-17 Manufacture of thin film transistor
GB08221029A GB2107115B (en) 1981-07-17 1982-07-19 Method of manufacturing insulated gate thin film effect transitors
US06/621,324 US4502204A (en) 1981-07-17 1984-06-15 Method of manufacturing insulated gate thin film field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56112025A JPS5814575A (en) 1981-07-17 1981-07-17 Manufacture of thin film transistor

Publications (2)

Publication Number Publication Date
JPS5814575A JPS5814575A (en) 1983-01-27
JPH0318356B2 true JPH0318356B2 (en) 1991-03-12

Family

ID=14576106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56112025A Granted JPS5814575A (en) 1981-07-17 1981-07-17 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPS5814575A (en)

Also Published As

Publication number Publication date
JPS5814575A (en) 1983-01-27

Similar Documents

Publication Publication Date Title
JPH05166837A (en) Film transistor and its manufacture
KR19990023185A (en) Gate structure and manufacturing method thereof, thin film transistor structure and manufacturing method thereof, inverted transistor structure
TW465113B (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
JP3160336B2 (en) Method for manufacturing semiconductor device
JP3094610B2 (en) Method for manufacturing thin film transistor
JPH0318356B2 (en)
JP2996025B2 (en) Method of manufacturing insulating film and thin film transistor device using the same
JP3175225B2 (en) Method for manufacturing thin film transistor
JPS63164A (en) Thin-film transistor
JPS5871661A (en) Manufacturing method of thin film transistor
JP3023040B2 (en) Method for manufacturing thin film transistor element
JPH0318357B2 (en)
JPH0348670B2 (en)
JPH0530053B2 (en)
JP3130661B2 (en) Thin film transistor and method of manufacturing the same
JPS63126277A (en) Field effect thin film transistor
JPH03263323A (en) Forming method of plasma cvd silicon nitride film
JP3149034B2 (en) Thin film transistor
JP3339133B2 (en) Anodizing method and thin film transistor using the same
KR940007455B1 (en) Manufacturing method of thin film transistor for liquid crystal display apparatus
JPS58219768A (en) Semiconductor device and manufacture thereof
JP2594384B2 (en) Metal oxide thin film, method of manufacturing the same, and electronic device using the metal oxide thin film
JPH06196700A (en) Electronic device
WO2014176811A1 (en) Anti-diffusion layer and preparation method, thin film transistor, array substrate and display device
JP2662180B2 (en) Electronic element