JPH0318357B2 - - Google Patents

Info

Publication number
JPH0318357B2
JPH0318357B2 JP56132860A JP13286081A JPH0318357B2 JP H0318357 B2 JPH0318357 B2 JP H0318357B2 JP 56132860 A JP56132860 A JP 56132860A JP 13286081 A JP13286081 A JP 13286081A JP H0318357 B2 JPH0318357 B2 JP H0318357B2
Authority
JP
Japan
Prior art keywords
thin film
film
electrode
semiconductor thin
layer semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56132860A
Other languages
Japanese (ja)
Other versions
JPS5833873A (en
Inventor
Kanetaka Sekiguchi
Seigo Togashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP56132860A priority Critical patent/JPS5833873A/en
Priority to GB08221029A priority patent/GB2107115B/en
Publication of JPS5833873A publication Critical patent/JPS5833873A/en
Priority to US06/621,324 priority patent/US4502204A/en
Publication of JPH0318357B2 publication Critical patent/JPH0318357B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は、薄膜トランジスタ(TFT)のスイ
ツチング特性を左右するゲート絶縁膜の低温形成
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to low-temperature formation of a gate insulating film that influences the switching characteristics of a thin film transistor (TFT).

絶縁ゲート薄膜トランジスタの一般の構造は、
基板−半導体薄膜−絶縁層−導電層である。薄膜
トランジスタの特徴である大面積化及び、安価で
あるという特徴を利用するためには、基板とし
て、ガラス及び、セラミツクス等を使用する事が
考えられ、その場合には、高温での処理が難しく
なる。現在、半導体技術において使用されている
ゲート絶縁膜には、SiO2等があるが、現在の所、
熱酸化法が主に利用されている。だが、基板によ
り温度の制約を受ける場合、一般に利用されてい
る熱酸化を使用する事は、難しい。他の絶縁膜形
成法としては、物理蒸着法(PVD)及び、化学
蒸着法(CVD)があるが、熱酸化膜に比べて、
膜の均一性、絶縁性、膜中の欠陥、不純物密度、
界面準位密度等の点で劣つている。また、熱酸化
を利用したゲート絶縁膜の場合には、半導体膜の
酸化物が利用されてきた。
The general structure of an insulated gate thin film transistor is
They are a substrate - a semiconductor thin film - an insulating layer - a conductive layer. In order to take advantage of the large area and low cost characteristics of thin film transistors, it is possible to use glass, ceramics, etc. as the substrate, but in that case, processing at high temperatures becomes difficult. . Currently, gate insulating films used in semiconductor technology include SiO2 , etc.;
Thermal oxidation method is mainly used. However, if the temperature is restricted by the substrate, it is difficult to use commonly used thermal oxidation. Other insulating film formation methods include physical vapor deposition (PVD) and chemical vapor deposition (CVD), but compared to thermal oxide film,
Film uniformity, insulation, defects in the film, impurity density,
It is inferior in terms of interface state density, etc. Furthermore, in the case of gate insulating films using thermal oxidation, oxides of semiconductor films have been used.

本発明は、低温で熱酸化膜に匹敵する膜の均一
性、絶縁性、不純物密度、界面準位密度を有する
膜を陽極酸化を利用して形成する。絶縁性基板上
にPVD及びCVD法により低温で形成された非絶
縁性薄膜、例えば、半導体膜はシート抵抗が大き
いため、従来の方法による陽極酸化は利用しがた
いので、ソース及びドレイン電極をあらかじめ、
基板上に形成された第1層半導体薄膜上へパター
ン化し、その上に更に非絶縁性薄膜として第2層
半導体薄膜を形成し、上記電極を陽極として利用
し、該第2層半導体薄膜を陽極酸化し、ゲート絶
縁膜として利用する。
The present invention utilizes anodic oxidation to form a film having film uniformity, insulation properties, impurity density, and interface state density comparable to those of thermal oxide films at low temperatures. Non-insulating thin films, such as semiconductor films, formed at low temperatures by PVD and CVD on insulating substrates have a high sheet resistance, so conventional methods of anodic oxidation are difficult to use, so source and drain electrodes are prepared in advance. ,
A first layer semiconductor thin film formed on a substrate is patterned, a second layer semiconductor thin film is further formed as a non-insulating thin film on top of the first layer semiconductor thin film, and the above electrode is used as an anode, and the second layer semiconductor thin film is used as an anode. It is oxidized and used as a gate insulating film.

従来の熱酸化の場合、半導体膜の酸化物をゲー
トとして利用していたのに対し、上記薄膜トラン
ジスタ構造は、ゲート絶縁膜が半導体膜の組成に
左右される事なく形成でき、現在まで酸化されに
くかつた物質をも、電極を形成した事、及び対向
電極とソース、ドレイン電極間に電圧が印加しや
すいようにするため第1層半導体薄膜を設けた事
により利用を可能とし、且つ第1層半導体薄膜−
電極−ゲート絶縁膜の構造により、半導体膜及び
ゲート絶縁膜材料の利用範囲を広げ、高性能薄膜
トランジスタを提供する。即ち、本発明は、基板
上に第1層半導体薄膜をまず形成し、半導体膜上
にパターン化されたソース、ドレイン電極を形成
し、この上に非絶縁性薄膜である第2層半導体薄
膜を形成し、前記電極を陽極として陽極酸化を利
用し、薄膜トランジスタを製造する方法である。
本発明においては、チヤネルになる半導体膜と、
ゲート酸化膜になる非絶縁性薄膜を別々に形成
し、且つ、非絶縁性薄膜例えば、半導体膜を陽極
酸化し、ゲート酸化膜として形成する事に特徴が
有る。
In the case of conventional thermal oxidation, the oxide of the semiconductor film is used as the gate, but in the thin film transistor structure described above, the gate insulating film can be formed without being affected by the composition of the semiconductor film, and until now it has not been oxidized. It is possible to use even bulky materials by forming electrodes and by providing a first layer semiconductor thin film to facilitate the application of voltage between the opposing electrode and the source and drain electrodes. Layered semiconductor thin film
The electrode-gate insulating film structure expands the scope of use of semiconductor films and gate insulating film materials, and provides high-performance thin film transistors. That is, in the present invention, a first layer semiconductor thin film is first formed on a substrate, patterned source and drain electrodes are formed on the semiconductor film, and a second layer semiconductor thin film, which is a non-insulating thin film, is formed on this. In this method, a thin film transistor is manufactured by forming a thin film transistor, and using the electrode as an anode and using anodic oxidation.
In the present invention, a semiconductor film that becomes a channel,
The method is characterized in that a non-insulating thin film that becomes a gate oxide film is separately formed, and the non-insulating thin film, for example, a semiconductor film, is anodized to form the gate oxide film.

以下本発明を図面を用いて詳細に説明する。 The present invention will be explained in detail below using the drawings.

図面はすべて本発明の実施例を示し、第1図
A,B,C,Dは、薄膜トランジスタの製造工程
を示すもので、第1図Aの工程に於て1は基板で
あり、該基板1上に第1層半導体薄膜2を形成す
る。
The drawings all show embodiments of the present invention, and FIGS. 1A, B, C, and D show the manufacturing process of a thin film transistor. In the process of FIG. 1A, 1 is a substrate; A first layer semiconductor thin film 2 is formed thereon.

次に第1層半導体薄膜2上にパターン化され
た、ソース及びドレイン電極3を形成する。この
電極を陽極酸化の際の陽極として利用するととも
に、薄膜トランジスタのソース及びドレイン電極
としても利用する。
Next, patterned source and drain electrodes 3 are formed on the first layer semiconductor thin film 2. This electrode is used as an anode during anodic oxidation, and also as a source and drain electrode of a thin film transistor.

第1図Bの工程に於て、4は、パターン化され
た電極3及び第1層半導体薄膜2上に非絶縁性膜
としての第2層半導体薄膜を形成したものであ
り、陽極酸化により酸化する。
In the process shown in FIG. 1B, 4 is a film in which a second layer semiconductor thin film as a non-insulating film is formed on the patterned electrode 3 and the first layer semiconductor thin film 2, and is oxidized by anodic oxidation. do.

第1図Cの工程に於て、第2層半導体薄膜4を
酸化して酸化膜5を形成する。6は、陽極酸化用
の対陰極を示す。
In the step shown in FIG. 1C, the second layer semiconductor thin film 4 is oxidized to form an oxide film 5. 6 indicates an anticathode for anodic oxidation.

第1図Dの工程に於て、ゲート電極7を形成す
る。
In the step shown in FIG. 1D, a gate electrode 7 is formed.

第2図に、実際の陽極酸化装置の一例が示して
あり、21は電解液で、22は、基板であり、2
3は、第1層半導体薄膜、24はソース及びドレ
イン電極を兼ねたパターン化された電極で、陽極
として利用し、25は、陽極酸化しようとする非
絶縁性薄膜であり、26は、陰極、27は陽極酸
化に利用する電源である。
An example of an actual anodizing device is shown in FIG. 2, where 21 is an electrolyte, 22 is a substrate, and 2
3 is a first layer semiconductor thin film, 24 is a patterned electrode that doubles as a source and drain electrode and is used as an anode, 25 is a non-insulating thin film to be anodized, 26 is a cathode, 27 is a power source used for anodic oxidation.

例えば、電解液21として、N−メチルアセト
アミドと0.04Nの硝酸カリウム溶液、テトラヒド
ロフルフリールアルコール及びエチレングリコー
ルの硝酸塩及びハロゲン化物の混合溶液、基板2
2としては、石英ガラス、パイレツクスガラス、
第1層半導体薄膜23としては、シリコン膜、ソ
ース及びドレイン電極としては、Mo及びTa等の
高融点金属、第2層半導体薄膜24としては、シ
リコン膜等が有り、陰極6としては、プラチナ電
極、電源27としては、定電流−電圧電源が利用
される。以上の条件の下、陰極酸化による酸化膜
の形成について、より具体的に説明する。本実施
例においては、電極3を巾10μmに形成した。ま
た、ソース電極とドレイン電極との電極間距離W
は10μmとし、ソース電極およびドレイン電極の
長さLとトランジスタの駆動能力を安定して維持
するため100μmとした。
For example, as the electrolytic solution 21, a mixed solution of N-methylacetamide and 0.04N potassium nitrate solution, a mixed solution of nitrates and halides of tetrahydrofurfuryl alcohol and ethylene glycol, and the substrate 2
2: quartz glass, pyrex glass,
The first layer semiconductor thin film 23 is a silicon film, the source and drain electrodes are high melting point metals such as Mo and Ta, the second layer semiconductor thin film 24 is a silicon film, etc., and the cathode 6 is a platinum electrode. As the power source 27, a constant current-voltage power source is used. The formation of an oxide film by cathodic oxidation under the above conditions will be explained in more detail. In this example, the electrode 3 was formed to have a width of 10 μm. Also, the inter-electrode distance W between the source electrode and the drain electrode
was set to 10 μm, and the length L of the source electrode and drain electrode was set to 100 μm in order to stably maintain the driving ability of the transistor.

次に、第1図Bに示すように、電極3および第
1層半導体薄膜2上へ、第2層半導体薄膜4とし
てアモルフアスシリコン(a−Si)をプラズマ
CVD法にて、厚さt150nm形成した。この設計値
では、ソース電極とドレイン電極間のa−Siの抵
抗(RS-D)は、RS-D=ρ・W/(t.L)で表され
る。a−Siの抵抗率ρを1010Ω・cm(一般に使用
できるものは107〜1010Ω・cm)とした場合、
RS-D=0.7×1014Ωである。
Next, as shown in FIG. 1B, amorphous silicon (a-Si) is deposited on the electrode 3 and the first layer semiconductor thin film 2 as a second layer semiconductor thin film 4.
It was formed to a thickness of 150 nm using the CVD method. With this design value, the a-Si resistance (R SD ) between the source electrode and the drain electrode is expressed as R SD =ρ·W/(tL). When the resistivity ρ of a-Si is 10 10 Ω・cm (commonly usable ones are 10 7 to 10 10 Ω・cm),
R SD =0.7×10 14 Ω.

そして、第1図Cに示すように陽極酸化を行う
ことにより、均一な酸化膜5が形成される。ここ
で、a−Si膜は、陽極酸化の初期には最も抵抗の
小さいソース電極およびドレイン電極上において
陽極酸化されるが、陽極酸化膜の抵抗が大きくな
るにつれて、a−Si膜の陽極酸化される部分は、
横方向に広がつていく。今回形成された陽極酸化
膜の抵抗は、厚さ100nmで電圧1V印加時に1×
1016Ω以上あるため、ソース電極とドレイン電極
間のa−Siの抵抗より2桁大きくなる。その結
果、ソース電極とドレイン電極間には均一で良好
な酸化膜5が形成できる。また、第2層半導体薄
膜4を少なくとも50nm残すために、陽極酸化膜
5がソース電極およびドレイン電極上で100nm
以上形成されないように、陽極酸化時には陽極
(ソース電極およびドレイン電極)および陰極
(対向電極6)間に定電圧を印加した。
Then, by performing anodic oxidation as shown in FIG. 1C, a uniform oxide film 5 is formed. Here, the a-Si film is anodized on the source and drain electrodes with the lowest resistance at the initial stage of anodic oxidation, but as the resistance of the anodic oxide film increases, the a-Si film is anodized. The part that
It spreads laterally. The resistance of the anodic oxide film formed this time is 1× when a voltage of 1 V is applied at a thickness of 100 nm.
Since it is 10 16 Ω or more, it is two orders of magnitude larger than the resistance of a-Si between the source electrode and the drain electrode. As a result, a uniform and good oxide film 5 can be formed between the source electrode and the drain electrode. In addition, in order to leave at least 50 nm of the second layer semiconductor thin film 4, the anodic oxide film 5 has a thickness of 100 nm on the source electrode and the drain electrode.
To prevent this formation, a constant voltage was applied between the anode (source electrode and drain electrode) and the cathode (counter electrode 6) during anodic oxidation.

上記説明では、ソース電極とドレイン電極との
電極間距離を10μm、ソース電極とドレイン電極
との電極の長さは100μmとしたが、先に述べて
きたように、ソース電極とドレイン電極間のa−
Siの抵抗が陽極酸化膜の抵抗より小さければ良
く、ほぼ1/10以下で所望の陽極酸化膜が形成でき
る。抵抗比を1/10以下にするには、t=150n
m程度、ρ=1010Ω・cmとすると、RS-D≒0.7×
1015×W/Lとなり、W/Lがほぼ1より小さけ
れば、RS-Dは陽極酸化膜の抵抗の1/10以下にな
る。ただし、W,Lがあまり大きな値になる、す
なわち大面積を有するようになると、ピンホール
が発生する等良好な酸化膜は得られなくなる。そ
こで、条件を求めたところ電極間距離はほぼ10μ
m、電極の長さは少なくともほぼ10μmという範
囲においては、ほぼ満足のいく結果が得られた。
ただし、a−SiTFTを考えるとa−Si膜の厚さ
は特性の安定性、抵抗、光による抵抗の低下等の
点から決まり、また、陽極酸化膜(ゲート絶縁
膜)の厚さは、特性の安定性、誘電率、ピンホー
ル等から決まり、それぞれ50〜100nm程度の範
囲で調整される。この場合でも、a−Si膜の抵抗
率が1010Ω・cm以下、膜厚が50nm以上、陽極酸
化膜が100nm以上の条件では、前記したW/L
がほぼ1より小さいということを満足すれば、均
一な陽極酸化膜の形成が可能である。本実施例
は、液相での陽極酸化を扱つたが、もちろん、気
相での陽極酸化への利用も可能である。
In the above explanation, the distance between the source and drain electrodes was 10 μm, and the length of the source and drain electrodes was 100 μm. −
It is sufficient that the resistance of Si is smaller than the resistance of the anodic oxide film, and the desired anodic oxide film can be formed with a resistance of approximately 1/10 or less. To reduce the resistance ratio to 1/10 or less, t = 150n
m, and ρ=10 10 Ω・cm, R SD ≒0.7×
10 15 ×W/L, and if W/L is approximately smaller than 1, R SD will be 1/10 or less of the resistance of the anodic oxide film. However, if W and L have too large values, that is, if the area is too large, pinholes will occur and a good oxide film will not be obtained. Therefore, when we determined the conditions, the distance between the electrodes was approximately 10μ.
Almost satisfactory results were obtained when the length of the electrode was at least approximately 10 μm.
However, when considering a-Si TFT, the thickness of the a-Si film is determined from the viewpoints of stability of characteristics, resistance, and reduction in resistance due to light, etc., and the thickness of the anodic oxide film (gate insulating film) is determined by the characteristics. It is determined by the stability, dielectric constant, pinhole, etc., and each is adjusted within a range of about 50 to 100 nm. Even in this case, under the conditions that the resistivity of the a-Si film is 10 10 Ω・cm or less, the film thickness is 50 nm or more, and the anodic oxide film is 100 nm or more, the above W/L
A uniform anodic oxide film can be formed if it satisfies that . Although this embodiment deals with anodic oxidation in the liquid phase, it is of course possible to use the present invention in anodic oxidation in the gas phase.

以上本発明によれば、陽極酸化に利用する電極
を新たに形成するのではなく、トランジスタの電
極として、当然必要なソース、ドレイン電極を利
用するため、工程の単純化に寄与する。また、第
1層半導体薄膜を設ける事により、電極の密着性
等の問題が解決し、さらに、陽極酸化の際の電極
間の電圧のかかりかたは一定になる。第2層半導
体薄膜を設けて陽極酸化膜を形成するため、第1
層の酸化膜とは同一組成でもよく又、異つた組成
の酸化物をも形成できる。従来、陽極酸化されに
くかつた半導体膜に対しても、電極及び、第1層
半導体薄膜を設ける事により、低温で均一な膜形
成を可能にし、薄膜トランジスタの高性能、高範
囲化が図られる。
As described above, according to the present invention, instead of newly forming electrodes for use in anodic oxidation, source and drain electrodes, which are naturally required as electrodes of a transistor, are used, thereby contributing to process simplification. Further, by providing the first layer semiconductor thin film, problems such as the adhesion of the electrodes can be solved, and furthermore, the voltage applied between the electrodes during anodization becomes constant. In order to provide the second layer semiconductor thin film and form the anodic oxide film, the first layer
The oxide film of the layer may have the same composition, or may have a different composition. By providing an electrode and a first layer semiconductor thin film, even for semiconductor films that were conventionally difficult to be anodized, it is possible to form a uniform film at low temperatures, and the high performance and range of thin film transistors can be improved. .

本発明は、特に液晶等を用いた表示パネル基板
上の薄膜トランジスタ形成として有効な技術であ
り、腕時計等の小型携帯機器への表示装置に対し
て、特に適している。
The present invention is a particularly effective technique for forming thin film transistors on display panel substrates using liquid crystals, etc., and is particularly suitable for display devices for small portable devices such as wristwatches.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,B,C,Dは本発明の実施例を示す
薄膜トランジスタの製造工程図、第2図は陽極酸
化装置の構成図である。 1,22……基板、2,23……第1層半導体
薄膜、3……パターン化されたソース、ドレイン
電極、4,24……第2層半導体薄膜(非絶縁性
膜)、5……陽極酸化された非絶縁性膜、6,2
6……対向電極、7……ゲート電極、21……電
解液、27……電源。
1A, B, C, and D are manufacturing process diagrams of a thin film transistor showing an embodiment of the present invention, and FIG. 2 is a configuration diagram of an anodizing apparatus. 1, 22... Substrate, 2, 23... First layer semiconductor thin film, 3... Patterned source and drain electrodes, 4, 24... Second layer semiconductor thin film (non-insulating film), 5... Anodized non-insulating film, 6,2
6... Counter electrode, 7... Gate electrode, 21... Electrolyte, 27... Power supply.

Claims (1)

【特許請求の範囲】 1 薄膜トランジスタの製造工程において、 基板上に第1層半導体薄膜を形成する工程と、
該半導体薄膜上に、パターン化されたソース、ド
レイン電極を形成する工程と、 該パターン化された金属膜上に第2層半導体薄
膜を形成する工程と、 前記パターン化されたソース、ドレイン電極を
陽極として、前記第2層半導体薄膜を陽極酸化す
る工程と、 を有することを特徴とする薄膜トランジスタの製
造法。
[Claims] 1. In the manufacturing process of a thin film transistor, a step of forming a first layer semiconductor thin film on a substrate;
forming patterned source and drain electrodes on the semiconductor thin film; forming a second layer semiconductor thin film on the patterned metal film; and forming patterned source and drain electrodes on the patterned metal film. A method for manufacturing a thin film transistor, comprising the steps of anodizing the second layer semiconductor thin film as an anode.
JP56132860A 1981-07-17 1981-08-25 Manufacturing method of thin film transistor Granted JPS5833873A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56132860A JPS5833873A (en) 1981-08-25 1981-08-25 Manufacturing method of thin film transistor
GB08221029A GB2107115B (en) 1981-07-17 1982-07-19 Method of manufacturing insulated gate thin film effect transitors
US06/621,324 US4502204A (en) 1981-07-17 1984-06-15 Method of manufacturing insulated gate thin film field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56132860A JPS5833873A (en) 1981-08-25 1981-08-25 Manufacturing method of thin film transistor

Publications (2)

Publication Number Publication Date
JPS5833873A JPS5833873A (en) 1983-02-28
JPH0318357B2 true JPH0318357B2 (en) 1991-03-12

Family

ID=15091220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56132860A Granted JPS5833873A (en) 1981-07-17 1981-08-25 Manufacturing method of thin film transistor

Country Status (1)

Country Link
JP (1) JPS5833873A (en)

Also Published As

Publication number Publication date
JPS5833873A (en) 1983-02-28

Similar Documents

Publication Publication Date Title
JPS58147069A (en) thin film transistor
JP2019504463A (en) Active layer, thin film transistor, array substrate, display device, and manufacturing method thereof
JPS59141271A (en) Thin-film transistor
KR960006110B1 (en) Semiconductor device and manufacturing method thereof
JPH0318357B2 (en)
JPS5871661A (en) Manufacturing method of thin film transistor
JPH0620136B2 (en) Thin film transistor element and manufacturing method thereof
JP3175225B2 (en) Method for manufacturing thin film transistor
JP2948436B2 (en) Thin film transistor and liquid crystal display device using the same
JPH0318356B2 (en)
JPH06104437A (en) Semiconductor device
JP2000349294A (en) Method for manufacturing thin film transistor
JPH06112488A (en) Method of manufacturing insulating film and thin film transistor device using the same
JPH0546990B2 (en)
JP3023040B2 (en) Method for manufacturing thin film transistor element
JP3047363B2 (en) Semiconductor device and manufacturing method thereof
JPH06196700A (en) Electronic device
JP3149034B2 (en) Thin film transistor
JPS61164267A (en) Manufacture of thin film transistor
JPS62221159A (en) Formation of thin film transistor matrix
JPH10223943A (en) Thin-film two-terminal element, method for manufacturing the same, and liquid crystal display
JPS5948961A (en) Manufacturing method of semiconductor device
JPS61241976A (en) Manufacturing method of field effect transistor
JPH05251432A (en) Method for anodizing silicon and manufacture of thin film transistor
JPH1093105A (en) Active matrix circuit manufacturing method