JPH03184328A - エピタキシャル層の形成方法とシリコン素子の欠陥除去方法 - Google Patents
エピタキシャル層の形成方法とシリコン素子の欠陥除去方法Info
- Publication number
- JPH03184328A JPH03184328A JP2321341A JP32134190A JPH03184328A JP H03184328 A JPH03184328 A JP H03184328A JP 2321341 A JP2321341 A JP 2321341A JP 32134190 A JP32134190 A JP 32134190A JP H03184328 A JPH03184328 A JP H03184328A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- degrees
- layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、シリコンエピタキシャル成長プロセスに関し
、特に、集ｍ回路形成に際しての選択的エピタキシャル
成長プロセスに関する。
、特に、集ｍ回路形成に際しての選択的エピタキシャル
成長プロセスに関する。
（従来技術の説明）
シリコンウェハ上の選択的エピタキシャル成長は、素子
（例；バイポーラトランジスタ、ＦＥＴ）が形成される
シリコンの隔離領域の形成に使用される。この隔離領域
の形成による主な利点は、素子と基板とを結合する浮遊
キャパシタンスの低減と、異なる領域に形成された素子
間の優れた絶縁性である。これらの利点により、従来技
術の絶縁技術（ＣＭＯＳで広く使用されているシリコン
プロセスの局部酸化（ＬＯＧＯＳ））で形成された回路
でえられるよりも、高速度、高動作電圧が、得られる。
（例；バイポーラトランジスタ、ＦＥＴ）が形成される
シリコンの隔離領域の形成に使用される。この隔離領域
の形成による主な利点は、素子と基板とを結合する浮遊
キャパシタンスの低減と、異なる領域に形成された素子
間の優れた絶縁性である。これらの利点により、従来技
術の絶縁技術（ＣＭＯＳで広く使用されているシリコン
プロセスの局部酸化（ＬＯＧＯＳ））で形成された回路
でえられるよりも、高速度、高動作電圧が、得られる。
一般的に、ウェハ上の選択的エピタキシャル領域（また
は層）の形成は、下層を露出するために、酸化物層に窓
を開くことも含む。これは、従来の光リソグラフ技術と
異方性エツチング（例：反応性イオンエツチング（ＲＩ
Ｅ） ）により実施される。その後、このウェハは、
反応容器内に配置され、シリコンが成長する。そして、
必要なドーパントが同時に注入され、露出した基板上に
エピタキシャル領域が形成される。しかし、−膜内なプ
ロセスでは、エピタキシャル領域の主表面上に主要ファ
セット形成（ｆａｃｅｔｌｎｇ） （０，１ミクロン以
上）が発生する前に、シリコンを約０，６ミクロン成長
させる。このファセット形成は、エピタキシャル領域の
主表面から異なる角度で成長する別の成長面の形成（−
膜内には、酸化物層の壁に当たる領域の側面に形成され
る）を意味する。ファセットの面は、エピタキシャル領
域の主表面とは異なる結晶面に沿っている。このような
ファセット形成は、エピタキシャル領域の主表面上の所
定の領域サイズ用に素子の形成に有効な領域の面積を減
らしてしまう。更に、エピタキシャル領域の０．６ミク
ロンという厚さの制限は、素子から基板へのブレイクダ
ウンが発生するまでの動作電圧を制限してしまう。
は層）の形成は、下層を露出するために、酸化物層に窓
を開くことも含む。これは、従来の光リソグラフ技術と
異方性エツチング（例：反応性イオンエツチング（ＲＩ
Ｅ） ）により実施される。その後、このウェハは、
反応容器内に配置され、シリコンが成長する。そして、
必要なドーパントが同時に注入され、露出した基板上に
エピタキシャル領域が形成される。しかし、−膜内なプ
ロセスでは、エピタキシャル領域の主表面上に主要ファ
セット形成（ｆａｃｅｔｌｎｇ） （０，１ミクロン以
上）が発生する前に、シリコンを約０，６ミクロン成長
させる。このファセット形成は、エピタキシャル領域の
主表面から異なる角度で成長する別の成長面の形成（−
膜内には、酸化物層の壁に当たる領域の側面に形成され
る）を意味する。ファセットの面は、エピタキシャル領
域の主表面とは異なる結晶面に沿っている。このような
ファセット形成は、エピタキシャル領域の主表面上の所
定の領域サイズ用に素子の形成に有効な領域の面積を減
らしてしまう。更に、エピタキシャル領域の０．６ミク
ロンという厚さの制限は、素子から基板へのブレイクダ
ウンが発生するまでの動作電圧を制限してしまう。
選択的成長プロセスの別の問題点は、選択的エピタキシ
ャル層が威長ずべきウェハ上に露出されるシリコン基板
領域の面積に依存して、プロセスを変更修正する必要が
ある点である。これらの変更は、主要ファセット形成が
発生する前に、層の必要厚を与えるように、成長速度（
ここでは、ファセット形成の程度）が制御される為に、
必要である。このプロセス変更の結果、その上に露出さ
れるシリコンの異なる面積を有するウェハ上のエピタキ
シャル領域の−様な厚さを同時に成長させるために、１
つの反応容器でこのプロセスを実施することが不可能に
なる。
ャル層が威長ずべきウェハ上に露出されるシリコン基板
領域の面積に依存して、プロセスを変更修正する必要が
ある点である。これらの変更は、主要ファセット形成が
発生する前に、層の必要厚を与えるように、成長速度（
ここでは、ファセット形成の程度）が制御される為に、
必要である。このプロセス変更の結果、その上に露出さ
れるシリコンの異なる面積を有するウェハ上のエピタキ
シャル領域の−様な厚さを同時に成長させるために、１
つの反応容器でこのプロセスを実施することが不可能に
なる。
（発明の概要）
本発明の目的は、主要ファセット形成を発生させずに、
０．６ミクロン以上の厚さのエピタキシャル層を選択的
に成長させる方法を提供することである。
０．６ミクロン以上の厚さのエピタキシャル層を選択的
に成長させる方法を提供することである。
本発明の他の目的は、１つの反応容器内で、露出される
シリコンの異なる面積を有するウェハ上に、エピタキシ
ャル領域をほぼ−様な厚さで成長させる方法を提供する
ことである。
シリコンの異なる面積を有するウェハ上に、エピタキシ
ャル領域をほぼ−様な厚さで成長させる方法を提供する
ことである。
本発明のこれらの目的は以下の方法により達成される。
すなわち、１つの反応容器内で、少なくとも１つのシリ
コン基板上に選択的にエピタキシャル層を成長させ、こ
の基板は、基板上にエピタキシャル層が成長されるべき
部位を露出させるために、開口を有するマスク層でカバ
ーされる。更に、所定の流速で基板上に水素と塩化水素
酸（ＨＣｌ）とシリコンソースガス（ＳｉＣＩ Ｈ）
ｙ を吹付け、ここで、ガスと基板の温度は、９００度Ｃ以
上１１００度Ｃ以下、水素の流速は、１５ＳＬＭ以上１
８０ＳＬＭ以下、シリコンソースガスの流速は、５０Ｓ
ＣＣＭ以上１５０ＳＣＣＭ以下である。
コン基板上に選択的にエピタキシャル層を成長させ、こ
の基板は、基板上にエピタキシャル層が成長されるべき
部位を露出させるために、開口を有するマスク層でカバ
ーされる。更に、所定の流速で基板上に水素と塩化水素
酸（ＨＣｌ）とシリコンソースガス（ＳｉＣＩ Ｈ）
ｙ を吹付け、ここで、ガスと基板の温度は、９００度Ｃ以
上１１００度Ｃ以下、水素の流速は、１５ＳＬＭ以上１
８０ＳＬＭ以下、シリコンソースガスの流速は、５０Ｓ
ＣＣＭ以上１５０ＳＣＣＭ以下である。
本発明の他の目的は、エピタキシャル層の成長前に、シ
リコン基板上の表面欠陥を除去する方法を提供すること
である。
リコン基板上の表面欠陥を除去する方法を提供すること
である。
本発明のこれらの目的は、シリコン層を、欠陥が除去さ
れるまで、ＮＨＯに希釈されたＨ２Ｏ：ＨＦのエッチャ
ントにさらす欠陥除去方法により、達成される。
れるまで、ＮＨＯに希釈されたＨ２Ｏ：ＨＦのエッチャ
ントにさらす欠陥除去方法により、達成される。
（実施例）
第１図は、シリコン基板１を示し、このシリコン基板１
は、選択的エピタキシャル領域（層）２と酸化物層３の
開口とを有し、この開口は、側壁６により形成される。
は、選択的エピタキシャル領域（層）２と酸化物層３の
開口とを有し、この開口は、側壁６により形成される。
選択的エピタキシャル領域２は、後述するプロセスによ
り、基板４の上に成長する。選択的エピタキシャル領域
２の成長前に、基板１の形成プロセスは、上述したとう
りである。
り、基板４の上に成長する。選択的エピタキシャル領域
２の成長前に、基板１の形成プロセスは、上述したとう
りである。
エピタキシャル層（領域）２が酸化物（シリコン酸化物
）層３の側壁６に当接する場所に、ファセット５が存在
する。９００度Ｃ−１１００度Ｃで成長すると、ファセ
ットが、酸化物３の側壁６の法線方向に対し約２５度の
角度を有する面を形成する。このため、エピタキシャル
ＪＷ（領域）２の全体の高さは、ｈで示され、ファセッ
ト５の形成前のエピタキシャル層（領域）２の高さは、
Ｘで示されている。−数的に、酸化物層３の高さは、エ
ピタキシャル層（領域）２の高さｈにほぼ等しい。
）層３の側壁６に当接する場所に、ファセット５が存在
する。９００度Ｃ−１１００度Ｃで成長すると、ファセ
ットが、酸化物３の側壁６の法線方向に対し約２５度の
角度を有する面を形成する。このため、エピタキシャル
ＪＷ（領域）２の全体の高さは、ｈで示され、ファセッ
ト５の形成前のエピタキシャル層（領域）２の高さは、
Ｘで示されている。−数的に、酸化物層３の高さは、エ
ピタキシャル層（領域）２の高さｈにほぼ等しい。
第１図から分かるように、ファセット５は、エピタキシ
ャル層（領域）２の主表面上で有効な平面表面の量をＷ
で示される量だけ減る。ここで、ｗ −（ｈ −ｘ）
／ｊａｎ ２５度で、（ｈ−ｘ）はファセット形成量で
ある。Ｗの量を減らすために、これにより、エピタキシ
ャル層（領域）２の主表面上で有効な平面表面の量を増
加させるために、ファセット５の形成前に、高さＸを高
さｈに近づけておくことが望ましい。
ャル層（領域）２の主表面上で有効な平面表面の量をＷ
で示される量だけ減る。ここで、ｗ −（ｈ −ｘ）
／ｊａｎ ２５度で、（ｈ−ｘ）はファセット形成量で
ある。Ｗの量を減らすために、これにより、エピタキシ
ャル層（領域）２の主表面上で有効な平面表面の量を増
加させるために、ファセット５の形成前に、高さＸを高
さｈに近づけておくことが望ましい。
好ましい具体例
その上に少なくとも１つの選択的エピタキシャル成長が
なされるウェハは、従来方法により、酸化物層３に形成
されるウィンドウを有し、基板４の部位を露出する。こ
のように露出された部位は、エツチングされて、いかな
る残留表面欠陥を除去する。そして、この表面欠陥は、
例えば、ＲＩＥによりウィンドウの開口時に発生するも
のである。
なされるウェハは、従来方法により、酸化物層３に形成
されるウィンドウを有し、基板４の部位を露出する。こ
のように露出された部位は、エツチングされて、いかな
る残留表面欠陥を除去する。そして、この表面欠陥は、
例えば、ＲＩＥによりウィンドウの開口時に発生するも
のである。
残留表面欠陥を除去するエツチングは、好ましくは、ウ
ェハをＮＨＯ中にＨ２ＯとＨＦの希釈混合した液にさら
すことにより、達成される。
ェハをＮＨＯ中にＨ２ＯとＨＦの希釈混合した液にさら
すことにより、達成される。
このエッチャントは、６対４００ （Ｈ２Ｏ： ＨＦ対
ＮＨＯ３）で、温度２５度で使用される。
ＮＨＯ３）で、温度２５度で使用される。
このウェハは、他の同様に処理されたウェハと共に、次
に、従来のエピタキシャル反応容器（例：カリフォルニ
ア フェアモントのアプライドマテリアル社製のＡＭ１
７８１０）の内に配置される。
に、従来のエピタキシャル反応容器（例：カリフォルニ
ア フェアモントのアプライドマテリアル社製のＡＭ１
７８１０）の内に配置される。
このウェハは、Ｈ２雰囲気で、約１２５標準リツター／
分（ＳＬＭ）の流速で、６０トール以下（好ま七くは、
１トールから５５トール）で、約５分間、約１０２５度
Ｃに加熱される。このの工程により、基板４の露出部位
上に形成された自然酸化物を除去できる。
分（ＳＬＭ）の流速で、６０トール以下（好ま七くは、
１トールから５５トール）で、約５分間、約１０２５度
Ｃに加熱される。このの工程により、基板４の露出部位
上に形成された自然酸化物を除去できる。
その後、この温度は、以下の表に示したパラメータ（カ
ッコ内に示した）に調整され、対応する反応性ガス（Ｓ
ｔソースガスとＨＣ１）が反応容器内に導入される。
ッコ内に示した）に調整され、対応する反応性ガス（Ｓ
ｔソースガスとＨＣ１）が反応容器内に導入される。
（以下余白）
表１
ソース
括弧内は推奨値
反応性ガス（ＳｉソースガスとＨＣ１）は、シリコンエ
ピタキシャル層２の必要な厚さだけ成長するまで、残留
する。注意すべき点として、より速い成長速度が、シリ
コン基板４の全面積の基板全面積に露出される面積に対
する比率（％で表示）が約１６％以上のウェハに、適応
される。従って、より低い成長速度は、全基板露出のパ
ーセントの低いウェハに適応される。このバラツキは、
大きいものでなく、中間的な成長速度が成長時間計算に
使用される。これにより、プロセスを、従来技術に比較
して、露出パーセントに対し変化しないものになる。し
かし、露出パーセントでグループ分けして１つの反応容
器に入れ、得られるエピタキシャル層２の厚さをより良
く制御するのが良い。
ピタキシャル層２の必要な厚さだけ成長するまで、残留
する。注意すべき点として、より速い成長速度が、シリ
コン基板４の全面積の基板全面積に露出される面積に対
する比率（％で表示）が約１６％以上のウェハに、適応
される。従って、より低い成長速度は、全基板露出のパ
ーセントの低いウェハに適応される。このバラツキは、
大きいものでなく、中間的な成長速度が成長時間計算に
使用される。これにより、プロセスを、従来技術に比較
して、露出パーセントに対し変化しないものになる。し
かし、露出パーセントでグループ分けして１つの反応容
器に入れ、得られるエピタキシャル層２の厚さをより良
く制御するのが良い。
このグループ分けは、露出パーセントを１６％以上と１
６％以下で分けるのが良い。
６％以下で分けるのが良い。
−旦、反応性ガス（水素を除く）が停止されると、反応
容器の温度は、約８５０度Ｃに漸次落とされる。その後
、水素供給が停止され、この反応容器内に、その温度が
室温になるまで、窒素が注入される。その後、このウェ
ハは、従来の素子形成技術を用いて、処理され、エピタ
キシャル層２にシリコン素子（例：バイポーラトランジ
スタ、ＦＥＴ、抵抗、キャパシタ、ダイオード）が形成
される。
容器の温度は、約８５０度Ｃに漸次落とされる。その後
、水素供給が停止され、この反応容器内に、その温度が
室温になるまで、窒素が注入される。その後、このウェ
ハは、従来の素子形成技術を用いて、処理され、エピタ
キシャル層２にシリコン素子（例：バイポーラトランジ
スタ、ＦＥＴ、抵抗、キャパシタ、ダイオード）が形成
される。
表１に示された温度、圧力、流速は、８ｍ算値で、示さ
れた範囲内で、変化しうる。しかし、Ｓｔ対フリーＨＣ
Ｉの比率がエピタキシャル層２の固有の成長に重要であ
ることが分かっている。Ｓｉ対フリーＨＣＩの比率は、
１：５から１＝８の範囲で変化し、好ましくは、約１：
６（即ち、１シリコン原子対ｂ り、はぼ最小のファセット形成が達成できる。フリーＭ
ＣＩのソースは、シリコンソースガスのシリコンの量と
結合された塩素の量と、導入されるＨＣＩガスの量によ
り、制御される。シリコンソースガスにより導入される
塩素は、高温（９００度Ｃ以上）と水素ガスからの豊富
な水素により自由ＨＣＩに変わる。それゆえに、シリコ
ンソースガスの塩素の量に依存して、導入されるＭＣＩ
の量は、シリコン対フリーＨＣＩの比率を制御する。
れた範囲内で、変化しうる。しかし、Ｓｔ対フリーＨＣ
Ｉの比率がエピタキシャル層２の固有の成長に重要であ
ることが分かっている。Ｓｉ対フリーＨＣＩの比率は、
１：５から１＝８の範囲で変化し、好ましくは、約１：
６（即ち、１シリコン原子対ｂ り、はぼ最小のファセット形成が達成できる。フリーＭ
ＣＩのソースは、シリコンソースガスのシリコンの量と
結合された塩素の量と、導入されるＨＣＩガスの量によ
り、制御される。シリコンソースガスにより導入される
塩素は、高温（９００度Ｃ以上）と水素ガスからの豊富
な水素により自由ＨＣＩに変わる。それゆえに、シリコ
ンソースガスの塩素の量に依存して、導入されるＭＣＩ
の量は、シリコン対フリーＨＣＩの比率を制御する。
反応性ガスの封入時間長さは、表に与えられた成長速度
と成長するエピタキシャル層の所望厚さに依存する。必
要なドーパント（リン、ボロン、アンチモン、ヒ素）が
、エピタキシャル層成長の間に導入され、所望の導電型
と抵抗を有する層が成長する。
と成長するエピタキシャル層の所望厚さに依存する。必
要なドーパント（リン、ボロン、アンチモン、ヒ素）が
、エピタキシャル層成長の間に導入され、所望の導電型
と抵抗を有する層が成長する。
従来技術に比較して、相対的に低いフリーＨＣ１濃度に
より、上記の流速を用いたエピタキシャル層上のファセ
ット形成は、基板の結晶面に比較的影響されないことが
分かつている。＜１００＞または＜１１１＞または＜３
１１＞方向に基板上エピタキシャル層を成長させること
が、最良の結果（ファセット形成前のより厚い層）とな
る。
より、上記の流速を用いたエピタキシャル層上のファセ
ット形成は、基板の結晶面に比較的影響されないことが
分かつている。＜１００＞または＜１１１＞または＜３
１１＞方向に基板上エピタキシャル層を成長させること
が、最良の結果（ファセット形成前のより厚い層）とな
る。
実験結果
第１実施例のシリコン・デイクロシラン（ＳｉＣＩ ２
Ｈ２）で、基板の６％がマスクの開口により露出され
、約５５トールの圧力、約１．２ミクロンのエピタキシ
ャル層が、わずか０．１ミクロンのファセット形成（第
１図のｈ−ｘ）（７）ミテ、形成された。
Ｈ２）で、基板の６％がマスクの開口により露出され
、約５５トールの圧力、約１．２ミクロンのエピタキシ
ャル層が、わずか０．１ミクロンのファセット形成（第
１図のｈ−ｘ）（７）ミテ、形成された。
上記の説明は、本発明の一実施例に関するもので、この
技術分野の当業者であれば、本発明の種々の変形例が考
え得るが、それらはいずれも本発明の技術的範囲の包含
される。
技術分野の当業者であれば、本発明の種々の変形例が考
え得るが、それらはいずれも本発明の技術的範囲の包含
される。
第１図は、ファセット形成を示す選択的エピタキシャル
層の断面をしめす図（実スケールではない）である。
層の断面をしめす図（実スケールではない）である。
Claims (11)
- （１）エピタキシャル層が形成されるべき部位を露光用
開口を有するマスク層で被覆された基板上にエピタキシ
ャル層を形成する方法において、所定の流速で、基板上
に水素、塩化水素酸（ＨＣｌ）とシリコンソースガス（
ＳｉＣｌ＿ｘＨ＿ｙ）を吹付けるステップを有し、 ガスと基板の温度は、９００度Ｃ以上１１００度Ｃ以下
、水素の流速は、１５ＳＬＭ以上１８０ＳＬＭ以下、シ
リコンソースガスの流速は、５０ＳＣＣＭ以上１５０Ｓ
ＣＣＭ以下である ことを特徴とするエピタキシャル層の形成方法。 - （２）塩化水素酸の流速の範囲は、反応容器内のシリコ
ン原子対塩素原子の比が１：５から１：８の範囲内にあ
るように設定する ことを特徴とする請求項１記載の方法。 - （３）反応容器内の圧力は、６０トール以下である ことを特徴とする請求項２記載の方法。
- （４）シリコンソースガスはＳｉＣｌ＿２Ｈ＿２で、塩
化水素酸の流速は、３００ＳＣＣＭ以上４２０ＳＣＣＭ
以下、ガスと基板の温度範囲は、９００度Ｃ以上９６０
度Ｃ以下である ことを特徴とする請求項３記載の方法。 - （５）シリコンソースガスは、ＳｉＣｌ＿３Ｈで、塩化
水素酸の流速は、２００ＳＣＣＭ以上３５０ＳＣＣＭ以
下、ガスと基板の温度範囲は、９５０度Ｃ以上１１００
度Ｃ以下である ことを特徴とする請求項３記載の方法。 - （６）シリコンソースガスは、ＳｉＣｌ＿４で、塩化水
素酸の流速は、１００ＳＣＣＭ以上１５０ＳＣＣＭ以下
、ガスと基板の温度範囲は１０２５度Ｃ以上１１００度
Ｃ以下である ことを特徴とする請求項３記載の方法。 - （７）請求項１または２記載の方法により製造されたシ
リコン素子。 - （８）水素雰囲気中約１０２５度Ｃで基板を、エピタキ
シャル層が形成されるべきシリコン基板の部位から自然
酸化物が除去されるまで、焼成するステップをさらに有
する ことを特徴とする請求項２記載の方法。 - （９）シリコン層を、欠陥が除去されるまで、ＮＨＯ＿
３に希釈されたＨ＿２Ｏ：ＨＦのエッチャントにさらす
ステップを有する ことを特徴とするシリコン層の欠陥除去方法。 - （１０）Ｈ＿２Ｏ：ＨＦ混合液は、ＮＨＯ＿３に、４−
１０対４００の比率で希釈される ことを特徴とする請求項９記載の方法。 - （１１）ＮＨＯ＿３対Ｈ＿２Ｏ：ＨＦ混合液の比率は、
約６対４００で、このエッチャントの温度範囲は、２０
度Ｃから４０度Ｃである ことを特徴とする請求項１０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44180789A | 1989-11-27 | 1989-11-27 | |
| US441807 | 1989-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03184328A true JPH03184328A (ja) | 1991-08-12 |
| JPH0760805B2 JPH0760805B2 (ja) | 1995-06-28 |
Family
ID=23754370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2321341A Expired - Lifetime JPH0760805B2 (ja) | 1989-11-27 | 1990-11-27 | エピタキシャル層の形成方法とシリコン素子の欠陥除去方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0430514B1 (ja) |
| JP (1) | JPH0760805B2 (ja) |
| DE (1) | DE69025140T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19711481A1 (de) * | 1997-03-19 | 1998-10-08 | Siemens Ag | Verfahren zur Herstellung eines vertikalen MOS-Transistors |
| WO2006037153A1 (en) * | 2004-10-01 | 2006-04-13 | Commonwealth Scientific And Industrial Research Organisation | A mask and a method for treating a substrate with a material flux to deposit or remove a layer having a predetermined thickness profile |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4522662A (en) * | 1983-08-12 | 1985-06-11 | Hewlett-Packard Company | CVD lateral epitaxial growth of silicon over insulators |
| US4592792A (en) * | 1985-01-23 | 1986-06-03 | Rca Corporation | Method for forming uniformly thick selective epitaxial silicon |
| JPH0691211B2 (ja) * | 1986-03-07 | 1994-11-14 | キヤノン株式会社 | 半導体記憶素子の製造方法 |
-
1990
- 1990-11-16 DE DE69025140T patent/DE69025140T2/de not_active Expired - Fee Related
- 1990-11-16 EP EP90312517A patent/EP0430514B1/en not_active Expired - Lifetime
- 1990-11-27 JP JP2321341A patent/JPH0760805B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430514B1 (en) | 1996-01-31 |
| JPH0760805B2 (ja) | 1995-06-28 |
| DE69025140D1 (de) | 1996-03-14 |
| DE69025140T2 (de) | 1996-09-05 |
| EP0430514A3 (en) | 1991-07-24 |
| EP0430514A2 (en) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679473B2 (ja) | 多結晶シリコンの選択的デポジション方法 | |
| US4592792A (en) | Method for forming uniformly thick selective epitaxial silicon | |
| KR0183964B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| WO2008075449A1 (ja) | 歪Ｓｉ基板の製造方法 | |
| JPH01136342A (ja) | 半導体製造方法および窒化物のデポジション方法 | |
| JPH10209050A (ja) | 半導体薄膜の製造方法 | |
| US5168089A (en) | Substantially facet-free selective epitaxial growth process | |
| US4585515A (en) | Formation of conductive lines | |
| CN103578968B (zh) | 全面式硅外延工艺光刻对准标记的结构及制作方法 | |
| JPH03184328A (ja) | エピタキシャル層の形成方法とシリコン素子の欠陥除去方法 | |
| JPH05347256A (ja) | 半導体装置用基板 | |
| US5273621A (en) | Substantially facet-free selective epitaxial growth process | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| JP2847645B2 (ja) | 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 | |
| JPS6226569B2 (ja) | ||
| JP2825676B2 (ja) | 結晶の形成方法 | |
| JPH04177825A (ja) | エピタキシャル成長方法及び化学気相成長装置 | |
| JPH10284588A (ja) | 半導体装置の製造方法 | |
| JPH10313049A (ja) | 半導体装置およびその製造方法 | |
| CN110571151B (zh) | 多晶硅层的制作方法、闪存及其制作方法 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| CN112151369A (zh) | 半导体结构及其形成方法 | |
| JP3240847B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 16 |