JPH03184344A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置及びその製造方法に関する。

（従来の技術） 従来、多層の金属配線構造を具備する半導体装置及びそ
の製造方法においては、以下、第２図（ａ）〜（ｆ）を
参考にして説明されるような技術が用いられていた。

まず、同図（ａ）に示すように、素子領域が形成された
半導体基板１上に、拡散層電極取り出し口を開孔した絶
縁ｌｌＩ２を形成する。次に、同図（ｂ）に示すように
、半導体基板上に、第１のＡｇ膜３を堆積させる。この
後、フォトレジストを塗布し、通常のフォトリソグラフ
ィー工程で前記第１のＡｌ膜３をパターニングし、フォ
トレジストを剥離する。次に同図（Ｃ）に示すように、
ブラズｖ　ＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ
　Ｄｅｐｏｓｉｔｉｏｎ）法で、前記第１のＡｉｌ膜３
上に層間絶縁膜４を形成する。

次に、同図（ｄ）に示すように、フォトレジストを塗布
、その後、通常のフォトリソグラフィー工程で前記層間
絶縁Ｈ４を開孔し、前記フォトレジストを剥離する。次
に、同図（ｅ）に示すように、第２のＡｆＩ膜５を堆積
し、この後、フォトレジストを塗布し、通常のフォトリ
ソグラフィー工程で前記第２のＡＤ膜５をパターニング
し、フォトレシストを剥離する。最後に、同図（ｆ）に
示すように、常圧ＣＶＤ法て前記第２の１膜５上に絶縁
膜６を形成する。しかし、この製造方法及びこの製造法
による半導体装置には以下に示すような欠点がある。

第１に、第１のＡＮ配線上に形成された絶縁膜に、配線
間電極取り出し口を開孔する際、第１のｌ）配線表面も
エツチングされるため、配線間電極取り出し口の内壁に
生成物が形成され、第２の配線用ＡＮ膜のカバレッジが
悪くなる。

第２に、配線用ＡＮ膜を塩素系ガスを用いてリアクティ
ブイオンエツチングする際、その残留ガスによってＡＮ
配線が腐食しやすい。あるいは、エツチング後の水洗処
理によりＡｇ配線が腐食しやすい。また、第１のＡｌ膜
の上にクロム、モリブデン、チタンなどの金属膜を形成
する技術が用いる場合もあるが、金属膜ではＡ、Ｑ配線
の腐食が起こりやすく、かつ、パターニングが難しい。

上記の原因により、金属配線の断線あるいは金属配線間
の接触不良が生じ、半導体装置の歩留りの低下、信頼性
の低下を引き起こす。

（発明が解決しようとする課題） このように、従来は、多層の金属配線構造を具備する半
導体装置において、歩留りの低下、信頼性の低下を引き
起こすという欠点があった。

よって、本発明の目的は、多層の金属配線構造を具備す
る半導体装置において、歩留りの低下、信頼性の低下の
ない優れた半導体装置及びその製造方法を提供すること
である。

［発明の構成］ （課題をＪＷ決するための手段） 上記目的を達成するために、本発明による半導体装置は
、２層以上の多層配線構造を有し、配線用導電膜の表面
に形成されたポリシリコン保護膜を具備することを特徴
とする。

また、本発明による半導体装置の製造方法は、２層以上
の多層配線構造を有する半導体装置の製造するにあたり
、配線用導電膜を形成する工程と、この配線用導電膜の
上にポリシリコン保護膜を形成する工程と、前記配線用
導電膜と前記ポリシリコン保護膜とをパターニングする
工程と、前記ポリシリコン保護膜に不純物を注入する工
程とを具備す−ることを特徴とする。このことにより、
多層の金属配線構造を具備する半導体装置において、歩
留りの低下、信頼性の低下のない優れた半導体装置及び
その製造方法を提供することができる。

（作用） 上記の半導体装置及びその製造方法においてはＡ、Ｑ配
線表面にポリシリコン保護膜を形成しているため、第１
のＡ、ｌｉｔ配線上に形成された絶縁膜こ、配線間電極
取り出し口を開孔する際、この配線間電極取り出し口の
内壁に生成物が形成されることがなく、第２の配線用１
膜のカバレッジが改近される。

また、ＡＪ配線パターニングを行う工程あるいはその後
の水洗処理において、ＡＮ配線が露出していないため１
１配線の腐食を抑止することができる。

上記の結果、金属配線の断線あるいは金属配線間の接触
不良を防ぐことができる。

（実施例） 以下、第１図（ａ）〜（ｉ）を参照して本発明の一実施
例を詳細に説明する。

まず、同図（ａ）に示すように、素子領域が形成された
半導体基板ｌｌ上に、拡散層電極取り出し口を開孔した
絶縁膜１２をＣＶＤ法により形成する。次に、同図（ｂ
）に示すように、スパッタ法を用いて半導体基板１１と
絶縁膜１２の上に、第１のＡｌ膜１３を堆積させる。次
に、同図（Ｃ）に示すように、第１のＡ重膜１３の上に
第１のポリシリコン保護膜１４を低温の常圧ＣＶＤ法に
より堆積させる。更にフォトレジストを塗布し、通常の
フォトリソグラフィー工程で第１のポリシリコン保護膜
１４と第１のＡ、１７膜１３とをパターニングし、フォ
トレジストを剥離する。更に、付着した不純物を取り除
くため真空中で熱処理を行う。次に、同図（ｄ）に示す
ように、半導体基板１１と第１のポリシリコン保護膜１
４の上に、低温の常圧ＣＶＤ法により第２のポリシリコ
ン保護膜１５を堆積させる。

次に、同図（ｅ）に示すように、第２のポリシリコン保
護膜１５の全面をリアクティブイオンエツチングするこ
とにより、第２のポリシリコン保護膜１５を第１のＡｇ
膜１３の側壁に残す。これは、パタニングされたＡｇ配
線の側面を保護するためである。次に、全面にレジスト
を塗布し、通常のフォトリソグラフィー工程で、絶縁膜
１２上にのみレジスト膜を形成する。更に、このレジス
ト膜を利用して、配線間電極導通のために、第１のポリ
シリコン保護膜１４と第２のポリシリコン保護膜１５と
にボロンをイオン注入する。次に、同図（ｆ）に示すよ
うに、第１のポリシリコン保護膜１４と第２のポリシリ
コン保護膜１５の上にプラズマＣＶＤ法により層間絶縁
膜１Ｂを堆積させ、更にフォトリソグラフィー工程を用
いて配線間電極取り出し口を開孔する。次に、同図（ｇ
）に示すように、スパッタ法を用いて全面に第２のＡＩ
膜１７を堆積させ、更にこの上に第３のポリシリコン保
護膜１８を堆積した後、これらをフォトリソグラフィー
工程を用いてパターニングする。次に、同図（ｈ）に示
すように、不純物除去のための熱処理を行った後、第３
のポリシリコン保護膜１８と層間絶縁膜ｔｅの上に第４
のポリシリコン保護膜１９を堆積させ、この第４のポリ
シリコン保護膜１９が第１のＡｌ膜配線１７の側壁に残
るようにエツチングし、パターニングする。最後に、同
図（ｉ）に示すように、常圧ＣＶＤ法により全面に、絶
縁膜２０を堆積させる。

［発明の効果］ 以上、説明したように本発明の半導体装置及びその製造
方法によれば、次のような効果を奏する。

ＡＭ配線表面にポリシリコン保護膜を形成しているため
、第１のＡｌｌ配線上に形成された絶縁膜に、配線間電
極取り出し口を開孔する際、このに線間電極取り出し口
の内壁に生成物が形成されることがないので、第２の配
線用Ａｇ膜のカバレッジが改善される。また、Ａｆｉ配
線パターニングあるいはその後の水洗工程において、Ａ
ｊ７配線が露出していないためＡｌ配線の腐食を防ぐこ
とができる。これらの結果、多層の金属配線構造の半導
体装置及びその製造方法において、金属配線の断線ある
いは金属配線間の接触不良を防ぐことができるので、歩
留りの低下、信頼性の低下のない優れた半導体装置及び
その製造方法を提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係わる半導体装置及びそ
の製造方法を説明するための断面図、第２図は、従来の
技術による半導体装置及びその製造方法を説明するため
の断面図である。 １１・・・半導体基板、１２・・・絶縁膜、１３・・・
第１のＡｇ膜、１４・・・第１のポリシリコン保護膜、
１５・・・第２のポリシリコン保護膜、１Ｂ・・・層間
絶縁膜、　１７・・・第２のＡ、９膜、１８・・・第３
のポリシリコン保護膜、１９・・・第４のポリシリコン
保護膜、２０・・・絶縁膜。

Claims (2)

【特許請求の範囲】
1. （１）２層以上の多層配線構造を有し、かつ、配線用導
   電膜の表面に形成されたポリシリコン保護膜を具備する
   ことを特徴とする半導体装置。
2. （２）２層以上の多層配線構造を有する半導体装置の製
   造方法であって、配線用導電膜を形成する工程と、この
   配線用導電膜の上にポリシリコン保護膜を形成する工程
   と、前記配線用導電膜と前記ポリシリコン保護膜とをパ
   ターニングする工程と、前記ポリシリコン保護膜に不純
   物を注入する工程とを具備することを特徴とする半導体
   装置の製造方法。