JPH03185604A - ヘッドセレクト回路 - Google Patents
ヘッドセレクト回路Info
- Publication number
- JPH03185604A JPH03185604A JP32627389A JP32627389A JPH03185604A JP H03185604 A JPH03185604 A JP H03185604A JP 32627389 A JP32627389 A JP 32627389A JP 32627389 A JP32627389 A JP 32627389A JP H03185604 A JPH03185604 A JP H03185604A
- Authority
- JP
- Japan
- Prior art keywords
- head
- terminal
- selection
- selection circuit
- head select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、磁気記憶装置におけるヘッドセレクト回路
に関するものである。
に関するものである。
（従来の技術〕
第３図は従来のヘッドセレクト回路を示す回路図である
。図において、（１）はヘッドを選択する為のヘッドセ
レクト端子、（２）は選択回路、 （３ａ） 。
。図において、（１）はヘッドを選択する為のヘッドセ
レクト端子、（２）は選択回路、 （３ａ） 。
（３ｂ）は選択回路（２）により駆動されるヘッドセレ
クト駆動素子、（４）は書き込み信号入力端子、（５１
は書き込み信号を分周するフリップ７０ツブ％（６）は
書き込み電流源、 （７ａ）、（７ｂ）はフリップフ
ロップ（５）により分局された書き込み信号により書き
込み電流源（６）の電流をスイッチングする出力トラン
ジスタ、（８ａ）、（８ｂ）は出力トランジスタ（７ａ
）。
クト駆動素子、（４）は書き込み信号入力端子、（５１
は書き込み信号を分周するフリップ７０ツブ％（６）は
書き込み電流源、 （７ａ）、（７ｂ）はフリップフ
ロップ（５）により分局された書き込み信号により書き
込み電流源（６）の電流をスイッチングする出力トラン
ジスタ、（８ａ）、（８ｂ）は出力トランジスタ（７ａ
）。
（７ｂ）のコレクタが接続されているヘッド端子。
（９ａ）、（９ｂ）はヘッド端子（８ａ−）、（８ｂ）
に接続さレタヘッド、 （１０はヘッド（９ａ）、（９
ｂ）の中点に電圧を供給する定電圧源、０１）はヘッド
（９ａ）、（９ｂ）の中点と定電圧源（１０１を接続す
るセンタタップ端子。
に接続さレタヘッド、 （１０はヘッド（９ａ）、（９
ｂ）の中点に電圧を供給する定電圧源、０１）はヘッド
（９ａ）、（９ｂ）の中点と定電圧源（１０１を接続す
るセンタタップ端子。
０２）は電源電圧端子、（１３ａ） 、 （１３ｂ）は
ヘッドセレクト駆動素子（３ａ）、（３ｂ）の負荷抵抗
である。
ヘッドセレクト駆動素子（３ａ）、（３ｂ）の負荷抵抗
である。
次に動作について説明する。ヘッドセレクト端子（１）
に入るヘッドセレクト信号により選択回路（２）でヘッ
ドセレクト駆動素子（３ａ）、（３ｂ）が選択される。
に入るヘッドセレクト信号により選択回路（２）でヘッ
ドセレクト駆動素子（３ａ）、（３ｂ）が選択される。
今、ヘッド（９ａ）が選択されたとすると。
選択回路（２１によりヘッドセレクト駆動素子（３ａ）
がＯＮＬ、ヘッドセレクト駆動素子（３ｂ）はＯＦＦす
る。この為、非選択側の出力トランジスタ（７ｂ）は２
つともＯＦＦ状態となり非選択のヘッド（９ｂ）は開放
状態となる。書き込み時、書き込み信号入力端子（４）
に入る書き込み信号は、フリップフロップ（５）で分局
され１選択側のヘッド（９ａ）の出力トランジスタ（７
ａ）の左右いずれかをその書き込み信８に応じてＯＮさ
せ、書き込み電流源（６）の電流を選択側のヘッド（９
ａ）に書き込み電流として引き込む。この時、＠き込み
電流は定電圧源（Ｉ［ｌ＋より、センタタップ端子００
を介して１選択側のヘッド（９ａ）のセンタタップへ供
給される。
がＯＮＬ、ヘッドセレクト駆動素子（３ｂ）はＯＦＦす
る。この為、非選択側の出力トランジスタ（７ｂ）は２
つともＯＦＦ状態となり非選択のヘッド（９ｂ）は開放
状態となる。書き込み時、書き込み信号入力端子（４）
に入る書き込み信号は、フリップフロップ（５）で分局
され１選択側のヘッド（９ａ）の出力トランジスタ（７
ａ）の左右いずれかをその書き込み信８に応じてＯＮさ
せ、書き込み電流源（６）の電流を選択側のヘッド（９
ａ）に書き込み電流として引き込む。この時、＠き込み
電流は定電圧源（Ｉ［ｌ＋より、センタタップ端子００
を介して１選択側のヘッド（９ａ）のセンタタップへ供
給される。
従来のヘッドセレクト回路は以上のように構成されてい
るので、書き込み時に選択側のヘッドに発生する逆起電
力が開放状態となっている非選択側のヘッドにまわり込
み、非選択側のヘッドの両端に電位差が生じ、非選択側
のヘッドに漏れ電流が流れ、非選択側のヘッドが書き込
み状態になる等の問題点があった。
るので、書き込み時に選択側のヘッドに発生する逆起電
力が開放状態となっている非選択側のヘッドにまわり込
み、非選択側のヘッドの両端に電位差が生じ、非選択側
のヘッドに漏れ電流が流れ、非選択側のヘッドが書き込
み状態になる等の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、非選択側のヘッドの漏れ電流が発生しないヘ
ッドセレクト回路を得ることを目的とする。
たもので、非選択側のヘッドの漏れ電流が発生しないヘ
ッドセレクト回路を得ることを目的とする。
この発明に係るヘッドセレクト回路は、非選択側のヘッ
ドの両端を、スイッチング素子により短絡し、ヘッドの
両端を同電位にしたものである。
ドの両端を、スイッチング素子により短絡し、ヘッドの
両端を同電位にしたものである。
し作 用］
この発明におけるヘッドセレクト回路は非選択側のヘッ
ドの両端が、スイッチング素子により短絡され、非選択
側のヘッドに漏れ電流が発生しない。
ドの両端が、スイッチング素子により短絡され、非選択
側のヘッドに漏れ電流が発生しない。
以下、この発明の一実施例を図について説明する。第１
図はヘッドセレクト回路の回路図である。
図はヘッドセレクト回路の回路図である。
図において、（１） 、 ｆ２１ 、 （３ｉａ）、（
３ｂ）−（４１〜１６１ 、 （７ａ）。
３ｂ）−（４１〜１６１ 、 （７ａ）。
（７ｂ）、 （８ａ）、 （８ｂ）、 （９ａ）
、（９ｂ）、 （１０ｉ 〜（１２ｊ 、 （１
３ａ）。
、（９ｂ）、 （１０ｉ 〜（１２ｊ 、 （１
３ａ）。
（１３ｂ）は第３図の従来例に示したものと同等である
ので説明を省略する。（１４ａ）、（１４ｂ）はそれぞ
れヘッド端子（８ａ）、（８ｂ）の間に接続されたスイ
ッチング素子である。第２図はこの発明の他の実施例に
よるヘッドセレクト回路の回路図である。図２こおいて
（１１、ｉ２１ 、 （３ａ）、 （３ｂ）、（４１〜
（６１、（７ａ）。
ので説明を省略する。（１４ａ）、（１４ｂ）はそれぞ
れヘッド端子（８ａ）、（８ｂ）の間に接続されたスイ
ッチング素子である。第２図はこの発明の他の実施例に
よるヘッドセレクト回路の回路図である。図２こおいて
（１１、ｉ２１ 、 （３ａ）、 （３ｂ）、（４１〜
（６１、（７ａ）。
（７ｂ）、（８ａ）、（８ｂ）、（９ａ）、（９ｂ）、
０１１〜（１２） 、（１３ａ）。
０１１〜（１２） 、（１３ａ）。
（１３ｂ）、（１４ａ）、（１４ｂ）は第１図の実施例
に示したものと同等である。
に示したものと同等である。
次に動作について説明する。ヘッドセレクト端子（１）
に入るヘッドセレクト信号により選択回路（２）でヘッ
ドセレクト駆動素子（３ａ）、（３ｂ）カ選４１れる。
に入るヘッドセレクト信号により選択回路（２）でヘッ
ドセレクト駆動素子（３ａ）、（３ｂ）カ選４１れる。
ヘッド（９ａ）が選択されたとすると１選択回路（２＋
によりヘッドセレクト駆動素子（３ａ）カＯＮし、ヘッ
ドセレクト素子（３ｂ）は０ＦＦＬ、スイッチング素子
（１４ｂ）はＯＮする。この為、非選択側の出力トラン
ジスタ（７ｂ）は２つともＯＦＦ状態となり、非選択状
のヘッド（９ｂ）はスイッチング素子（１４ｂ）により
ヘッド端子（８ｂ）が短絡され、ヘッド（９ｂ）の両端
は同電位となる。書き込み時。
によりヘッドセレクト駆動素子（３ａ）カＯＮし、ヘッ
ドセレクト素子（３ｂ）は０ＦＦＬ、スイッチング素子
（１４ｂ）はＯＮする。この為、非選択側の出力トラン
ジスタ（７ｂ）は２つともＯＦＦ状態となり、非選択状
のヘッド（９ｂ）はスイッチング素子（１４ｂ）により
ヘッド端子（８ｂ）が短絡され、ヘッド（９ｂ）の両端
は同電位となる。書き込み時。
書き込み信号入力端子（４）に入る書き込み信号はフリ
ップフロップ（５）で分周され１選択側のヘッド（９ａ
）の出力トランジスタ（７ａ）の左右いずれかを、その
書き込み信号に応じてＯＮさせ、書き込み電流源（６）
の電流を選択側のヘッド（９ａ）に書き込み電流として
引き込む。この時、書き込み電流は定電圧源００１より
、センタタップ端子（１１）を介して選択側のヘッド（
９ａ）のセンタタップへ供給される。
ップフロップ（５）で分周され１選択側のヘッド（９ａ
）の出力トランジスタ（７ａ）の左右いずれかを、その
書き込み信号に応じてＯＮさせ、書き込み電流源（６）
の電流を選択側のヘッド（９ａ）に書き込み電流として
引き込む。この時、書き込み電流は定電圧源００１より
、センタタップ端子（１１）を介して選択側のヘッド（
９ａ）のセンタタップへ供給される。
なお、上記実施例ではスイッチング素子（１４ａ）。
（１４ｂ）をヘッド端子（８ａ）、（８ｂ）の間に接続
し。
し。
ヘッド（９ａ ）、 （９ｂ）を短絡した一力Ｓ、第２
図に示すごとくヘッド端子（８ａ）、（８ｂ）とセンタ
タップ端子０１）の間に接続しても同様の効果を奏する
。
図に示すごとくヘッド端子（８ａ）、（８ｂ）とセンタ
タップ端子０１）の間に接続しても同様の効果を奏する
。
以上のように、この発明によれば非選択側のヘッドをス
イッチング素子により短絡するようにしたので、書き込
み時に選択側のヘッドに発生する逆起電力のまわり込み
による非選択側のヘッドの漏れ電流が発生せず、高い信
頼性が得られる。
イッチング素子により短絡するようにしたので、書き込
み時に選択側のヘッドに発生する逆起電力のまわり込み
による非選択側のヘッドの漏れ電流が発生せず、高い信
頼性が得られる。
第１図はこの発明の一実施例によるヘッドセレクト回路
を示す回路図、第２図はこの発明の他の実施例によるヘ
ッドセレクト回路の回路図、第３図は従来のヘッドセレ
クト回路を示す回路図である。図において（１）はヘッ
ドセレクト端子、（２）は選択回路、 （３ａ）、（
３ｂ）はヘッドセレクト駆動素子、（４）は書き込み信
号端子、（５）はフリップフロップ。 （６）は書き込み電流源、 （７ａ）、（７ｂ）は出
力トランジスタ、（８ａ）、（８ｂ）はヘッド端子、（
９ａ ） 、 （９ｂ）ハヘット、ｔｔｕ＋は定電流源
、００はセンタタップ端子。 （Ｉηは電源電圧端子、 （１３ａ）、（１３ｂ）は
負荷抵抗。 （１４ａ） 、 （１４ｂ）はスイッチング素子である
。 なお１図中、同一符号は同一、又は相当部分を示す。
を示す回路図、第２図はこの発明の他の実施例によるヘ
ッドセレクト回路の回路図、第３図は従来のヘッドセレ
クト回路を示す回路図である。図において（１）はヘッ
ドセレクト端子、（２）は選択回路、 （３ａ）、（
３ｂ）はヘッドセレクト駆動素子、（４）は書き込み信
号端子、（５）はフリップフロップ。 （６）は書き込み電流源、 （７ａ）、（７ｂ）は出
力トランジスタ、（８ａ）、（８ｂ）はヘッド端子、（
９ａ ） 、 （９ｂ）ハヘット、ｔｔｕ＋は定電流源
、００はセンタタップ端子。 （Ｉηは電源電圧端子、 （１３ａ）、（１３ｂ）は
負荷抵抗。 （１４ａ） 、 （１４ｂ）はスイッチング素子である
。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ヘッドセレクト信号が入力されるヘッドセレクト端子と
ヘッドセレクト端子に接続された選択回路と、選択回路
によって選択されるヘッドセレクト駆動素子と、ヘッド
セレクト駆動素子の負荷としての負荷抵抗とベースが上
記負荷抵抗に接続された出力トランジスタ対と出力トラ
ンジスタ対のコレクタ間を短絡する為のスイッチング素
子とを具備したことを特徴とするヘッドセレクト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32627389A JPH03185604A (ja) | 1989-12-14 | 1989-12-14 | ヘッドセレクト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32627389A JPH03185604A (ja) | 1989-12-14 | 1989-12-14 | ヘッドセレクト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185604A true JPH03185604A (ja) | 1991-08-13 |
Family
ID=18185925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32627389A Pending JPH03185604A (ja) | 1989-12-14 | 1989-12-14 | ヘッドセレクト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552447B1 (ko) * | 1998-07-31 | 2006-02-20 | 로무 가부시키가이샤 | 자기기록장치 |
-
1989
- 1989-12-14 JP JP32627389A patent/JPH03185604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552447B1 (ko) * | 1998-07-31 | 2006-02-20 | 로무 가부시키가이샤 | 자기기록장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03185604A (ja) | ヘッドセレクト回路 | |
| US6011423A (en) | Virtual voltage power supply | |
| US4283638A (en) | Field effect transistor switched temperature control circuit | |
| JPS6223060Y2 (ja) | ||
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2508052B2 (ja) | 電流駆動回路 | |
| JPH01273205A (ja) | 磁気記録装置におけるヘツド駆動方式 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPH0526827Y2 (ja) | ||
| JPS61120065A (ja) | 交差コイル式メ−タの駆動回路 | |
| JPS58163300A (ja) | ステツパ−電動機駆動回路 | |
| JPS6025397U (ja) | ステップモ−タの回転制御装置 | |
| JPS588779B2 (ja) | 半導体スイツチの駆動方式 | |
| JPH01174289A (ja) | モータの速度制御回路 | |
| JPS61158010A (ja) | 磁気ヘツド回路 | |
| JPH01235119A (ja) | ラッチングリレー駆動回路 | |
| JPH03160818A (ja) | 電気的特性の切り換え回路 | |
| JPS63133890A (ja) | 誘導負荷駆動回路 | |
| JPS59164946U (ja) | 電源制御装置 | |
| JPS599821A (ja) | リレ−駆動回路 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPS60160707A (ja) | プッシュプル型出力回路 | |
| JPS61152459A (ja) | プリンタヘツド駆動回路 | |
| JPH0414311A (ja) | コンパレータ回路 |