JPH03185735A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPH03185735A
JPH03185735A JP32457889A JP32457889A JPH03185735A JP H03185735 A JPH03185735 A JP H03185735A JP 32457889 A JP32457889 A JP 32457889A JP 32457889 A JP32457889 A JP 32457889A JP H03185735 A JPH03185735 A JP H03185735A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32457889A
Other languages
Japanese (ja)
Inventor
Shigetoshi Sugawa
成利 須川
Shigeki Kondo
茂樹 近藤
Hidemasa Mizutani
英正 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32457889A priority Critical patent/JPH03185735A/en
Publication of JPH03185735A publication Critical patent/JPH03185735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for manufacturing a semiconductor device.

[従来の技術] 従来、絶縁基板上の薄膜トランジスタ(以下TPTと称
す)は、第3図に示すように、ガラスなどの絶縁基板3
1上に、半導体薄膜32を形成し、そこに素子を作り込
んで構成されていた。
[Prior Art] Conventionally, a thin film transistor on an insulating substrate (hereinafter referred to as TPT) has an insulating substrate 3 made of glass or the like, as shown in FIG.
1, a semiconductor thin film 32 is formed on top of the semiconductor thin film 32, and elements are built therein.

また、近年、TPTの特性向上のため、半導体薄膜とし
て、結晶性半導体薄膜を用いることがよく見られる。こ
こで言う結晶性半導体とは、通常使用されている単結晶
ウェハーに比べると、欠陥が数多く存在している単結晶
半導体や、内部に1個以上の結晶粒界を持つ多結晶半導
体を言う。
Furthermore, in recent years, crystalline semiconductor thin films are often used as semiconductor thin films in order to improve the characteristics of TPT. The term "crystalline semiconductor" as used herein refers to a single-crystal semiconductor, which has more defects than a normally used single-crystal wafer, or a polycrystalline semiconductor, which has one or more internal crystal grain boundaries.

[発明が解決しようとする課題] しかしながら、上記従来例では、第3図に示すように結
晶性半導体薄膜32と基板31との界面や結晶性半導体
薄膜32とゲート絶縁1i33との界面に、数多くの界
面準位34.35が存在し、結晶性半導体薄膜32に、
例えば、図のようにMOSFETを形成した場合、この
界面準位の影響で、チャネル部でキャリアが界面準位3
4゜35にトラップされ、いわゆるバックチャネルを形
成し、しきい値電圧の変動や、信号のon10ff比の
低下など、素子特性の劣化をもたらしていた。
[Problems to be Solved by the Invention] However, in the above conventional example, as shown in FIG. There are interface levels 34.35 in the crystalline semiconductor thin film 32,
For example, when a MOSFET is formed as shown in the figure, due to the influence of this interface state, carriers in the channel part reach the interface state 3.
4°35, forming a so-called back channel, resulting in deterioration of device characteristics such as fluctuations in threshold voltage and reduction in signal ON10ff ratio.

また、結晶性半導体薄膜として、多結晶シリコン薄膜を
用いることがよく見られるが、多結晶シリコン薄膜内に
存在する結晶粒界36には、数多くの界面準位37が存
在し、これらが、キャリアをトラップすることにより、
チやネル部でのキャリアの移動度を低下させてしまう。
Further, polycrystalline silicon thin films are often used as crystalline semiconductor thin films, but there are many interface states 37 in the crystal grain boundaries 36 that exist within the polycrystalline silicon thin film, and these are carriers. By trapping
This reduces carrier mobility in the channels and channels.

また、基板にアルカリイオン含有量の多いガラスなどの
安価な材料を用いると、基板材料中に含まれるNa3な
とのアルカリイオン38が、製造プロセス中の熱処理に
よって半導体薄膜の方へ移動し、基板との界面やシリコ
ン薄膜中に可動イオンとして存在し、素子特性の劣化や
、信頼性に問題を生じさせていた。
In addition, if an inexpensive material such as glass with a high alkali ion content is used for the substrate, alkali ions such as Na3 contained in the substrate material will migrate toward the semiconductor thin film due to heat treatment during the manufacturing process. They exist as mobile ions at the interface with silicon and in the silicon thin film, causing deterioration of device characteristics and reliability problems.

これらの問題を解決する方法として、例えば、素子形成
後、素子の保護膜として、プラズマCVD法により窒化
シリコン膜を形成し、この保護膜による水素パッシベー
ションを用いて、シリコン薄膜内の局在準位を減らし、
移動度を高くすることか行われてきた。また、アルカリ
イオン汚染防止のために、高純度石英や無アルカリガラ
スなどを基板として用いる方法をとっていた。
As a method to solve these problems, for example, after the device is formed, a silicon nitride film is formed as a protective film of the device by plasma CVD method, and hydrogen passivation by this protective film is used to improve localized levels within the silicon thin film. reduce,
Efforts have been made to increase mobility. Additionally, in order to prevent alkali ion contamination, a method of using high-purity quartz, alkali-free glass, or the like as a substrate has been used.

しかしながら、上記の方法によっても、結晶粒界のパッ
シベーション、ならびに、基板との界面のパッシベーシ
ョンは完全でない。すなわち、上記の方法では、半導体
薄膜の中に水素が導入される過程と、逆に、半導体薄膜
から水素が放出される過程とが共存し、さらに、半導体
薄膜中の粒界、界面以外の結晶性のよい場所にも水素が
拡散しており、有効に、粒界、界面のパッシベーション
を行なう為には更に改善すべき余地が多く残されていた
However, even with the above method, the passivation of the grain boundaries and the passivation of the interface with the substrate are not perfect. That is, in the above method, a process in which hydrogen is introduced into the semiconductor thin film and a process in which hydrogen is released from the semiconductor thin film coexist. Hydrogen diffuses even in areas with good properties, and there remains much room for further improvement in order to effectively passivate grain boundaries and interfaces.

また、高純度石英や無アルカリガラスなどの基板は、高
価であり、大面積の基板に安価な素子を形成すべく採用
されるTPT本来の1つの利点を失う結果となってしま
う。
Further, substrates made of high-purity quartz or non-alkali glass are expensive, and one of the inherent advantages of TPT, which is employed to form inexpensive elements on large-area substrates, is lost.

[課題を解決するための手段] 本発明の半導体装置の製造方法は、絶縁基体上に、結晶
性半導体薄膜を形成して成る半導体装置の製造方法にお
いて、前記結晶性半導体薄膜の上下両側に、水素の拡散
にたいしてバリアとなる第1、第2の絶縁膜をそれぞれ
形成する工程と、前記半導体薄膜と前記絶縁膜の間の少
なくとも一方に、水素を含んだ非晶質半導体薄膜を形成
する工程と、その後、熱処理または光照射の少なくとも
一方を行う工程と、を含むことを特徴とする。
[Means for Solving the Problems] A method for manufacturing a semiconductor device of the present invention is a method for manufacturing a semiconductor device comprising forming a crystalline semiconductor thin film on an insulating substrate. forming first and second insulating films that serve as barriers to hydrogen diffusion; and forming an amorphous semiconductor thin film containing hydrogen on at least one of the semiconductor thin film and the insulating film. , and then performing at least one of heat treatment and light irradiation.

[作用] 以下に本発明の作用を本発明の詳細の構成とともに説明
する。
[Function] The function of the present invention will be explained below together with the detailed structure of the present invention.

(絶縁膜) 本発明では、結晶性半導体薄膜の上下両側に、水素の拡
散にたいしてバリアとなる第1、第2の絶縁膜をそれぞ
れ形成する。
(Insulating Film) In the present invention, first and second insulating films that serve as barriers to hydrogen diffusion are formed on both upper and lower sides of a crystalline semiconductor thin film, respectively.

結晶性半導体薄膜上に、水素の拡散にたいしてバリアと
なる絶縁膜を形成することにより、後述する、加熱処理
により非晶質半導体薄膜から結晶性半導体薄膜中に拡散
した水素のout−diffusionを防止すること
ができる。
By forming an insulating film that acts as a barrier against hydrogen diffusion on the crystalline semiconductor thin film, out-diffusion of hydrogen diffused from the amorphous semiconductor thin film into the crystalline semiconductor thin film by heat treatment, which will be described later, can be prevented. be able to.

ここで、前記水素の拡散にたいしてバリアとなる第1の
絶縁膜、第2の絶縁膜としては、例えば減圧CVD法、
あるいは、プラズマCVD法で形成した窒化シリコン膜
あるいは窒化酸化シリコンn莫を用し)ればよい。
Here, the first insulating film and the second insulating film which serve as a barrier against the hydrogen diffusion may be formed by, for example, low pressure CVD method,
Alternatively, a silicon nitride film or silicon nitride oxide film formed by plasma CVD may be used.

また、基体と結晶性半導体薄膜との間に絶縁膜として窒
化シリコン膜を形成することで、ガラス等の基体からの
Na+等のアルカリイオンに対してブロッキングの効果
を持たせることができ、素゛子特性の信頼性を向上させ
ることができる。
In addition, by forming a silicon nitride film as an insulating film between the substrate and the crystalline semiconductor thin film, it is possible to have a blocking effect against alkali ions such as Na+ from the substrate such as glass. The reliability of child characteristics can be improved.

(結晶性半導体薄膜) 結晶性半導体薄膜としては、例えば、スパッタリング法
、減圧CVD法、プラズマCVD法により形成された多
結晶シリコンや、スパッタリング法やCVD法により形
成された非晶質シリコンをアニールし再結晶化したもの
や、本出願人が別途提案しているプラズマCVD法にお
いて、成llN雰囲気中へのHCf等のハロゲン化水素
ガスの添加効果によって得られた大粒径多結晶シリコン
を用いることができる(特願昭62−73630号公報
)。プロセス温度の低温化および電気特性上の観点から
我々の提案している大粒径多結晶シリコン薄膜が本発明
に最も適当である。
(Crystalline semiconductor thin film) As a crystalline semiconductor thin film, for example, polycrystalline silicon formed by sputtering, low pressure CVD, or plasma CVD, or amorphous silicon formed by sputtering or CVD, can be annealed. Use recrystallized silicon or large-grain polycrystalline silicon obtained by the effect of adding hydrogen halide gas such as HCf to the formation atmosphere in the plasma CVD method proposed separately by the applicant. (Japanese Patent Application No. 62-73630). The large-grain polycrystalline silicon thin film proposed by us is most suitable for the present invention from the viewpoints of lower process temperatures and electrical properties.

(非晶貿半導体薄Itり 本発明では、前記半導体薄膜と前記絶縁膜の間の少なく
とも一方に、水素を含んだ非晶質半導体薄膜を形成する
(Amorphous semiconductor thin film) In the present invention, an amorphous semiconductor thin film containing hydrogen is formed on at least one of the semiconductor thin film and the insulating film.

ここで、非晶質半導体薄膜材料としては、例えば、RF
グロー放電法で形成した非晶質シリコンを用いればよい
。非晶質半導体薄膜中における水素含有景としては数原
子%〜数十原子%が好ましい。
Here, as the amorphous semiconductor thin film material, for example, RF
Amorphous silicon formed by a glow discharge method may be used. The hydrogen content in the amorphous semiconductor thin film is preferably several atomic percent to several tens of atomic percent.

なお、水素を含んだ非晶質半導体薄膜を、特に基体と結
晶性半導体薄膜との間の方に形成した場合において、こ
の非晶質半導体薄膜中に、TPTのソース・ドレインと
は反対の導電型の比較的濃度の高い不純物を導入してお
けば、TPT動作時のバックチャネルの形成をさらに効
果的に抑制でき、しきい値電圧変動や、信号のon10
ff比の低下などをさらに効果的に防止でき、電気的特
性のより一層優れたTPTを実現できる。
Note that when an amorphous semiconductor thin film containing hydrogen is formed particularly between the substrate and the crystalline semiconductor thin film, there is a conductive layer in the amorphous semiconductor thin film opposite to that of the source/drain of TPT. By introducing relatively high-concentration type impurities, it is possible to more effectively suppress the formation of back channels during TPT operation, thereby reducing threshold voltage fluctuations and signal on10.
A decrease in the ff ratio can be more effectively prevented, and a TPT with even more excellent electrical characteristics can be realized.

(加熱処理〉 本発明では、上記した非晶質半導体薄膜と、結晶性半導
体薄膜を加熱する。
(Heating Treatment) In the present invention, the above-described amorphous semiconductor thin film and crystalline semiconductor thin film are heated.

かかる加熱処理により非晶質半導体薄膜中の水素は結晶
性半導体薄膜中に拡散し、拡散した水素は結晶性半導体
薄膜中に存在する界面準位や、結晶性半導体薄膜中の欠
陥準位や、結晶性半導体薄膜中の結晶粒界に存在する準
位を終端し、バックチャネルの発生を抑制し、かつ、粒
界のポテンシャルを小さくし、キャリアの移動度を大き
くすることができる。
Due to this heat treatment, hydrogen in the amorphous semiconductor thin film diffuses into the crystalline semiconductor thin film, and the diffused hydrogen diffuses into the interface states existing in the crystalline semiconductor thin film, defect levels in the crystalline semiconductor thin film, It is possible to terminate levels existing at grain boundaries in a crystalline semiconductor thin film, suppress the generation of back channels, reduce the potential of grain boundaries, and increase carrier mobility.

加熱温度は、非晶質半導体薄膜あるいは結晶質薄膜の材
料により異なるが、例えば、シリコンの場合は300〜
600℃が好ましい。300℃未満では、水素の拡散が
起こり難く、600℃を越えると結晶質半導体薄膜中の
水素が再び外へ拡散してしまう。
The heating temperature varies depending on the material of the amorphous semiconductor thin film or crystalline thin film, but for example, in the case of silicon, it is
600°C is preferred. If the temperature is less than 300°C, hydrogen diffusion is difficult to occur, and if the temperature exceeds 600°C, the hydrogen in the crystalline semiconductor thin film will diffuse out again.

なお、加熱雰囲気としては、N2 、Ar、N2あるい
はそれらの混合ガス中などの不活性雰囲気が好ましい。
The heating atmosphere is preferably an inert atmosphere such as N2, Ar, N2, or a mixed gas thereof.

加熱処理は、結晶性半導体薄膜が形成された基体を加熱
炉内において保持することにより行ってもよいし、照射
光を照射することにより行ってもよいが、照射光により
行うことが以下の諸々の理由により好ましい。
The heat treatment may be performed by holding the substrate on which the crystalline semiconductor thin film is formed in a heating furnace or by irradiating it with irradiation light. This is preferable for the following reasons.

光照射の場合、結晶性半導体薄膜の結晶粒界近傍、欠陥
近傍、または、結晶性半導体薄膜と基体との界面近傍の
みを、選択的に加熱することができ、こうした場所に存
在するトラップ単位が有効に水素で終端することができ
る。
In the case of light irradiation, it is possible to selectively heat only the vicinity of grain boundaries, the vicinity of defects, or the vicinity of the interface between the crystalline semiconductor thin film and the substrate in the crystalline semiconductor thin film, and trap units existing in these places can be heated. It can be effectively terminated with hydrogen.

また、光照射の場合、TPTのソース・ドレインなどに
導入された不純物の空間的位置をほとんど変えずに、結
晶粒界や欠陥、または、半導体薄膜と他の薄膜との界面
などのみを、選択的に加熱することができるので、微細
トランジスタの製造が容易になる。
In addition, in the case of light irradiation, only crystal grain boundaries, defects, or interfaces between semiconductor thin films and other thin films are selected without changing the spatial position of impurities introduced into the source and drain of TPT. Since it is possible to heat the device in a controlled manner, manufacturing of fine transistors becomes easier.

さらに、光照射の場合、半導体薄膜のみを加熱すること
ができることから、ガラスなどの基板からのNa”など
のアルカリイオンの侵入を防止でき、信頼性の向上が期
待できる。
Furthermore, in the case of light irradiation, since only the semiconductor thin film can be heated, it is possible to prevent alkali ions such as Na'' from entering from a substrate such as glass, and an improvement in reliability can be expected.

照射光を照射することにより加熱を行う場合における照
射光は、近赤外光を用いることが好ましい 近赤外光は、例えば、キセノンランプ(波長0.8μm
)等が適している。0.8μm程度の波長の光を照射す
ると、半導体薄膜中で、電子・正孔対が発生する。光照
射により発生した電子および正孔は、半導体薄膜の結晶
の中は、比較的長い寿命をもって、それぞれ導電帯およ
び価電子帯中を走行する。これらのうち、結晶粒界、欠
陥、または界面に達したものは、そこに存在する、ダグ
ソングボンドなどに起因するトラップ準位を介して再結
合を起こす。再結合によって失った電子・正孔のエネル
ギーは、格子振動、すなわち、熱エネルギーに変換され
る。換言すれば、結晶性半導体薄膜中に含まれる結晶粒
界、欠陥、または界面が、選択的に、電子・正孔再結合
による熱で加熱されることになる。この熱エネルギーに
より、結晶粒界、欠陥、または界面のトラップ準位を、
すでに膜中に存在している水素で終端することができ、
結晶欠陥を回復することができる。
When heating is performed by irradiating irradiation light, it is preferable to use near-infrared light as the irradiation light.
) etc. are suitable. When irradiated with light having a wavelength of about 0.8 μm, electron-hole pairs are generated in the semiconductor thin film. Electrons and holes generated by light irradiation travel in the conductive band and valence band, respectively, with a relatively long life in the crystal of the semiconductor thin film. Of these, those that reach grain boundaries, defects, or interfaces cause recombination via trap levels caused by Dougson bonds and the like that exist there. The energy of electrons and holes lost through recombination is converted into lattice vibration, that is, thermal energy. In other words, grain boundaries, defects, or interfaces contained in the crystalline semiconductor thin film are selectively heated by heat due to electron/hole recombination. This thermal energy causes trap levels at grain boundaries, defects, or interfaces to
Can be terminated with hydrogen already present in the film,
Crystal defects can be recovered.

ここで、波長0.8μmの光はエネルギーに換算すると
、1.5keVに対応し、吸収係数は、結晶シリコンの
場合、約I X 10’ am−’であり、透過深さは
表面より1 / eの強度の点で約10μmである。0
.8μmよりも十分に波長の短い光では(例えば、可視
光、赤外光など)、持っているエネルギーが高いため、
光照射によって発生した電子が、導電帯の高エネルギ一
方向まで存在するようになり、導電帯中の電子の衝突に
より、薄膜全体が加熱されてしまい、基体の加熱、水素
の離脱、ドーピングされた不純物の拡散を引き起こして
しまう。
Here, light with a wavelength of 0.8 μm corresponds to 1.5 keV when converted into energy, the absorption coefficient is about I x 10'am-' in the case of crystalline silicon, and the penetration depth is 1 / from the surface. The intensity of e is approximately 10 μm. 0
.. Light with a wavelength sufficiently shorter than 8 μm (for example, visible light, infrared light, etc.) has high energy, so
Electrons generated by light irradiation now exist in one high-energy direction of the conductive band, and the collision of electrons in the conductive band heats the entire thin film, causing heating of the substrate, desorption of hydrogen, and doping. This causes the diffusion of impurities.

逆に、0.8μmよりも十分に波長の長い光では(例え
ば、波長1〜数μmの光)、膜が厚い場合、光が表面か
らかなり深くまで浸透し、これにより、表面だけでなく
、かなり深いところでも、電子・正孔対が発生し、再結
合を起こし薄膜全体が加熱されてしまう。したがって、
デバイス動作に必要となる薄膜の表面付近のみを、効率
よく加熱することができなくなるおそれがある。
Conversely, for light with a wavelength sufficiently longer than 0.8 μm (e.g., light with a wavelength of 1 to several μm), if the film is thick, the light will penetrate considerably deep from the surface, thereby causing not only the surface but also Even at great depths, electron-hole pairs are generated, causing recombination and heating the entire thin film. therefore,
There is a possibility that only the vicinity of the surface of the thin film, which is necessary for device operation, cannot be efficiently heated.

以上から、0,7μmより大きく1,0μmより小さい
波長、好適には、0.8μm程度の波長を持った近赤外
光による光照射が、本発明において最も好ましい。
From the above, light irradiation with near-infrared light having a wavelength greater than 0.7 μm and smaller than 1.0 μm, preferably about 0.8 μm, is most preferred in the present invention.

なお、加熱温度を300〜600℃とするためには、照
射光の光量を調節すればよい。
Note that in order to set the heating temperature to 300 to 600°C, the amount of irradiation light may be adjusted.

[実施例] 本発明の実施例を、図面を用いて詳細に述べる。[Example] Embodiments of the present invention will be described in detail using the drawings.

第1図は、本発明により製造されたMOSFETの模式
的断面図であり、第2図はその製造工程を示す模式的断
面図である。
FIG. 1 is a schematic cross-sectional view of a MOSFET manufactured according to the present invention, and FIG. 2 is a schematic cross-sectional view showing the manufacturing process thereof.

(実施例1) ガラス基板上21に、水素の拡散にたいしてバリアとな
る第1の絶縁膜として、プラズマCVD法で、SiH4
/NH3混合ガス系により、窒化シリコン@22を10
00人堆積した(第2図(a))。
(Example 1) SiH4 was deposited on a glass substrate 21 by plasma CVD as a first insulating film that acts as a barrier against hydrogen diffusion.
/NH3 mixed gas system to convert silicon nitride@22 to 10
00 people were deposited (Figure 2(a)).

堆積条件としては、平行平板型プラズマCVD装置を用
い、SiH4(10%H2希釈)流量15SCCms 
NH2流量10105e、圧力0.16Torr、放電
パワー3゜5W、基板温度300℃の条件で、35分間
堆積を行った。
The deposition conditions were a parallel plate plasma CVD device, SiH4 (10% H2 dilution) flow rate of 15 SCCms.
Deposition was carried out for 35 minutes under the following conditions: NH2 flow rate of 10105e, pressure of 0.16 Torr, discharge power of 3.5 W, and substrate temperature of 300.degree.

次に、RFダグー放電プラズマ法により、St)!4ガ
ス系にて、非晶質シリコン23を200人堆積した(第
2図(b))。
Next, by the RF Dougu discharge plasma method, St)! Amorphous silicon 23 was deposited by 200 people using a 4-gas system (FIG. 2(b)).

堆積条件としては、100%S i H4ガスを流量5
〜10105c、圧力50mTorr、RF周波数4〜
13.5MHz%RFパワー0.01〜0 、 03 
W/am’ 、カソード・アノード間距離40mm、基
板温度150℃にて堆積を行った。
The deposition conditions were 100% S i H4 gas at a flow rate of 5.
~10105c, pressure 50mTorr, RF frequency 4~
13.5MHz%RF power 0.01~0, 03
Deposition was performed at W/am', a cathode-anode distance of 40 mm, and a substrate temperature of 150°C.

この条件で堆積した非晶質シリコン中には、IR(赤外
分光)分析の結果、約25%の水素が含まれていること
がわかった。非晶質シリコン中の水素量は、堆積条件の
基板温度にti!L感に依存し、般に低温はど水素量が
増える傾向にある。本堆積条件も、通常使われる堆積温
度250℃程度よりが、本発明の効果はより顕著に現わ
れる。
As a result of IR (infrared spectroscopy) analysis, it was found that the amorphous silicon deposited under these conditions contained about 25% hydrogen. The amount of hydrogen in amorphous silicon depends on the substrate temperature of the deposition conditions ti! It depends on the L feeling, and generally the amount of hydrogen tends to increase at low temperatures. Under these deposition conditions, the effects of the present invention are more pronounced than at a deposition temperature of about 250° C., which is commonly used.

次に、RFプラズマCVD法により、 S i H2Cj22 / HC12/ H2混合ガス
系にて、非晶質シリコンjlj23上に、多結晶シリコ
ン薄膜24を1000人堆積した(第2図(C))。
Next, 1000 polycrystalline silicon thin films 24 were deposited on the amorphous silicon jlj23 using a SiH2Cj22/HC12/H2 mixed gas system using the RF plasma CVD method (FIG. 2(C)).

堆積条件としては、5iHz CJ12  :0.9s
ecm、HCl2 : 130secm、N2  :2
00secm、圧カニ2.0Torr%RFパワー:6
0W、基板温度:230℃で行った。
The deposition conditions are 5iHz CJ12: 0.9s
ecm, HCl2: 130secm, N2:2
00sec, pressure crab 2.0Torr%RF power: 6
0W, substrate temperature: 230°C.

次に、スパッタ法により、ゲート絶縁膜として5iOz
tl!j25を500Å堆積させた後、スパッタ法によ
りAl1を堆積しパターニングを行いゲート電FiA2
6を形成した(第2図(d))。
Next, by sputtering, 5iOz was deposited as a gate insulating film.
tl! After depositing 500 Å of Al25, Al1 was deposited by sputtering and patterned to form a gate electrode FiA2.
6 was formed (Fig. 2(d)).

次に、イオン注入法により、多結晶シリコン薄膜24の
所定の位置にP“を注入し、ソース・ドレイン領域27
を形成した(第2図(e))。
Next, P" is implanted into predetermined positions of the polycrystalline silicon thin film 24 by ion implantation, and the source/drain regions 27 are
was formed (Fig. 2(e)).

次に、水素の拡散にたいしてバリアとなる第2の絶縁膜
として、第1の絶縁膜22と同様の方法にて、プラズマ
CVD法により、窒化シリコン膜28を5000人堆積
した(第2図(f))。
Next, 5000 silicon nitride films 28 were deposited by plasma CVD in the same manner as the first insulating film 22 as a second insulating film to serve as a barrier against hydrogen diffusion (see Fig. 2(f)). )).

次に、N2.Ars N2 、あるいは、それらの混合
ガスの雰囲気下で、水素の拡散にたいしてバリアとなる
第1の絶縁膜として窒素シリコン膜を形成した温度より
高い温度(300t:〜600℃)で熱処理を行った。
Next, N2. Heat treatment was performed in an atmosphere of Ars N2 or a mixed gas thereof at a temperature higher than the temperature at which the nitrogen silicon film was formed as the first insulating film that acts as a barrier against hydrogen diffusion (300 t: to 600° C.).

次に、所望の領域にコンタクトを開孔し、Al1を堆積
させパターニングしてソース・ドレイン電極29及びゲ
ート電極30を形成した(第2図(・g))。
Next, contacts were opened in desired regions, and Al1 was deposited and patterned to form source/drain electrodes 29 and gate electrodes 30 (FIG. 2(g)).

本実施例において、ガラス基板上に直接形成した多結晶
シリコン薄膜上に形成したMOSFETと、本実施例に
より作成したMOSFETとの電気特性を測定し比較し
たところ、本実施例にあっては電子移動度は2倍以上、
しきい値電圧の変動幅は1/2以下に縮小された。
In this example, we measured and compared the electrical characteristics of a MOSFET formed on a polycrystalline silicon thin film directly formed on a glass substrate and a MOSFET created according to this example. The degree is more than twice as high,
The fluctuation width of the threshold voltage was reduced to 1/2 or less.

このことは、熱処理によって、非晶質シリコン膜23か
ら、多結晶シリコン薄1i24内に水素が拡散し、この
水素が多結晶シリコン薄膜の界面、及び、多結晶シリコ
ン薄@24中の結晶粒界に存在する界面準位を終端し、
準位の数が減少し、下地界面でのバックチャネルの発生
が抑制され、かつ、粒界のポテンシャルバリアが低下し
たためと考えられる。このことは、ESR(ii子スス
ピン共鳴測定をした結果、多結晶シリコン薄膜中のダン
グリングボンドの密度が、熱処理によって、1桁以上低
下していたという事実からも明らかである。
This means that due to the heat treatment, hydrogen diffuses from the amorphous silicon film 23 into the polycrystalline silicon thin film 1i24, and this hydrogen diffuses into the polycrystalline silicon thin film interface and the crystal grain boundaries in the polycrystalline silicon thin film @24. terminating the interface states existing in
This is considered to be because the number of levels decreased, the generation of back channels at the base interface was suppressed, and the potential barrier at the grain boundary was lowered. This is clear from the fact that the density of dangling bonds in the polycrystalline silicon thin film was reduced by more than one order of magnitude as a result of the heat treatment, as a result of ESR (II electron spin resonance measurement).

また、水素の拡散にたいしてバリアなる窒化シリコンl
ff122.28の効果については、例えば、この窒化
シリコン膜28の有無により、多結晶シリコン薄膜24
中に存在する水素の密度が、1×10 ”c m−3の
オーダーから1 x 101gam−3のオーダー以下
に低下していることから、この膜が、水素のout−d
iffusionに対してバリアとして作用しているこ
とが分かった。
In addition, silicon nitride, which acts as a barrier to hydrogen diffusion,
Regarding the effect of ff122.28, for example, depending on the presence or absence of this silicon nitride film 28, the polycrystalline silicon thin film 24
Since the density of hydrogen present in the film has decreased from the order of 1 x 10"cm-3 to below the order of 1 x 101gam-3, this film
It was found that it acts as a barrier against iffusion.

また、この結晶性半導体薄膜上に形成した素子の信頼性
試験においては、高温高温試験によっても、電気特性の
変化は殆ど無く、信頼性も十分なものであった。
Further, in a reliability test of an element formed on this crystalline semiconductor thin film, there was almost no change in electrical characteristics even in high-temperature tests, and the reliability was sufficient.

これは、窒化シリコン膜22が、ガラス基板からのアル
カリイオンの拡散にたいして、ブロッキングしているた
めと考えられる。
This is considered to be because the silicon nitride film 22 blocks the diffusion of alkali ions from the glass substrate.

また、本実施例において、550tの熱処理により、水
素を拡散するのと同時に、ソース・ドレイン領域の活性
化も可能であることが、電気特性の測定から明らかとな
った。
Furthermore, in this example, it was revealed from the measurement of electrical characteristics that the heat treatment for 550 t makes it possible to diffuse hydrogen and activate the source/drain regions at the same time.

(実施例2) 本例では、加熱処理工程を、光波長O,aμm1パワー
1000Wのキセノンランプを、N2ガス雰囲気のもと
で、距離約10cmのところから照射することにより行
った。このとき、キセノンランプの実行パワーは、40
W/c+m’程度と考えられる。
(Example 2) In this example, the heat treatment step was carried out by irradiating a xenon lamp with a wavelength of O and a power of 1000 W in a μm from a distance of about 10 cm in an N2 gas atmosphere. At this time, the effective power of the xenon lamp is 40
It is thought to be approximately W/c+m'.

他の工程は実施例1と同様に行った。Other steps were performed in the same manner as in Example 1.

本例でも、水素の拡散にたいしてバリアとなる窒化シリ
コン膜22.28の効果については、例えば、この窒化
シリコン膜28の有無により、多結晶シリコン薄膜24
中に存在する水素の密度が、I X 10’°am−’
のオーダーから1×101″cm−’のオーダー以下に
低下していることがら、この膜が、水素のout−di
ffusionに対してバリアとして作用していること
が分かった。
In this example as well, the effect of the silicon nitride film 22, 28, which acts as a barrier against hydrogen diffusion, depends on the presence or absence of the silicon nitride film 28, for example.
The density of hydrogen present in I
This decreases the hydrogen out-division from the order of 1 x 10 cm to below the order of 1
It was found that it acts as a barrier against fusion.

また、信頼性試験においては、高温高温試験によっても
、電気特性の変化は殆どなく、信頼性も実施例1と同様
十分なものであった。
Further, in the reliability test, there was almost no change in the electrical characteristics even in the high-temperature test, and the reliability was also sufficient as in Example 1.

これは、窒化シリコン膜22が、ガラス基板からのアル
カリイオンの拡散にたいして、ブロッキングしているた
めと考えられる。
This is considered to be because the silicon nitride film 22 blocks the diffusion of alkali ions from the glass substrate.

また、本実施例において、光照射により、水素を拡散す
るのと同時に、ソース・ドレイン領域の活性化も可能で
あることが、電気特性の測定から明らかとなった。
Furthermore, in this example, it was revealed from the measurement of electrical characteristics that it was possible to diffuse hydrogen and activate the source/drain regions by light irradiation at the same time.

さらに、このとき、選択的に界面準位近傍が加熱された
ために、ソース・ドレイン領域27の不純物の拡散は起
こっていないことも確かめられた。
Furthermore, it was confirmed that impurity diffusion in the source/drain region 27 did not occur because the vicinity of the interface state was selectively heated at this time.

(実施例3) 本例では、実施例1で述べた、ゲート絶縁膜24の5i
Oz500人のかわりに、第3の実施例として、ゲート
絶縁膜として、水素の拡散に対してバリアとなる絶縁膜
としてプラズマCVD法により窒化酸化シリコン膜を5
00人堆積させた。窒化酸化シリコン膜は、よく知られ
ているように、膜中の窒素と酸素の組成比をうまく選ぶ
ことで、窒化シリコン膜と酸化シリコン膜の両方の性質
を兼ね備えることが可能である。ここでは、S i H
4/ N H3/ N 20混合ガス系を用いて、堆積
条件を再適化することにより、膜の組成比をSiに対し
てNが3.0〜2になるようにした。
(Example 3) In this example, the 5i of the gate insulating film 24 described in Example 1 is
As a third embodiment, instead of 500 oz of silicon nitride oxide film was formed by plasma CVD method as a gate insulating film and as an insulating film that acts as a barrier against hydrogen diffusion.
00 people were deposited. As is well known, a silicon nitride oxide film can have the properties of both a silicon nitride film and a silicon oxide film by appropriately selecting the composition ratio of nitrogen and oxygen in the film. Here, S i H
By reoptimizing the deposition conditions using a 4/NH3/N20 mixed gas system, the composition ratio of the film was set to 3.0 to 2 of N to Si.

他の工程は実施例1と同様である。Other steps are the same as in Example 1.

本実施例において、水素の拡散にたいしてノくリアとな
る第2の絶縁膜として、窒化酸化シリコン膜を用いても
、多結晶シリコン薄膜中の水素の密度は、窒化シリコン
膜を用いた場合と全く変化無かった。
In this example, even if a silicon nitride oxide film is used as the second insulating film that resists hydrogen diffusion, the density of hydrogen in the polycrystalline silicon thin film is completely the same as when a silicon nitride film is used. There was no change.

また、ゲート絶縁膜として窒化酸化シリコン膜を用いた
が、これについても、SiO3膜を用し)た場合と比較
して、電気特性の劣化は、殆ど認められなかった。
Further, although a silicon nitride oxide film was used as the gate insulating film, almost no deterioration in electrical characteristics was observed compared to the case where a SiO3 film was used.

また、熱処理のかわりに、第2の実施例で述べた光照射
を行っても、同様の効果が得られた。
Moreover, the same effect was obtained even when the light irradiation described in the second example was performed instead of the heat treatment.

(実施例4) 実施例1で述べた、非晶質シリコン薄膜23の堆積をす
る際、ここでは、第4の実施例として、S i H,ガ
ス中に82Haガスを11000pp程度混ぜ、非晶質
シリコン薄膜23の堆積を行った。
(Example 4) When depositing the amorphous silicon thin film 23 described in Example 1, as a fourth example, approximately 11000 pp of 82Ha gas is mixed in SiH gas to form an amorphous silicon film 23. A quality silicon thin film 23 was deposited.

他の工程は、実施例1と同様である。RFダグロー放電
法形成した非晶質シリコンは、その膜中に水素を多量に
含んでいることは先に述べたが、ダグリングボンド等の
構造欠陥が、この水素で終端されていることから、はう
素などのアクセプタ型不純物を導入することによりP型
制御ができ、また、煩累などのドナー型不純物を導入す
ることによりN型制御ができることが知られてし)る。
Other steps are the same as in Example 1. As mentioned earlier, the amorphous silicon formed by the RF dougling discharge method contains a large amount of hydrogen in its film, but since structural defects such as dougling bonds are terminated with this hydrogen, It is known that P-type control can be achieved by introducing an acceptor-type impurity such as boronate, and that N-type control can be achieved by introducing a donor-type impurity such as ferrode.

本実施例では、SiH<ガス中にB2H6ガスを混ぜる
ことにより、非晶質シリコン薄膜23は、P型の導電型
を示す。これにより、ソース・ドレイン領域27のPo
とは、反対の導電型のP型の領域が、結晶性半導体薄膜
24と、絶縁膜22との間に形成されることになり、バ
ックチャネルの形成を、さらに抑制する効果゛を生じる
In this embodiment, by mixing B2H6 gas into SiH< gas, the amorphous silicon thin film 23 exhibits P-type conductivity type. As a result, Po of the source/drain region 27
A P-type region of the opposite conductivity type is formed between the crystalline semiconductor thin film 24 and the insulating film 22, which has the effect of further suppressing the formation of a back channel.

このときにも、熱処理により、非晶質シリコン薄膜23
中の水素が、水素の拡散にたいしてバリアとなる絶11
i22,25で囲まれた非晶質シリコン薄膜23、およ
び、結晶性シリコン薄膜24中に有効に拡散し、非晶質
シリコン薄膜中の欠陥準位や、結晶性シリコン薄膜中の
欠陥準位や、粒界に存在する界面準位を終端し、トラッ
プ準位の数を減らすことができる。
Also at this time, the amorphous silicon thin film 23 is
Hydrogen inside acts as a barrier to hydrogen diffusion11
It effectively diffuses into the amorphous silicon thin film 23 surrounded by i22, 25 and the crystalline silicon thin film 24, and causes defect levels in the amorphous silicon thin film and crystalline silicon thin film. , it is possible to terminate the interface states existing at grain boundaries and reduce the number of trap levels.

本実施例においても、MOSFETの電気特性の改善に
たいして、第1の実施例と同様の効果りく得られ、特に
、off特性に関しては、ノくツクチャネルの形成が抑
えられたことにより、さらに優れた改善効果を得た。
In this example, the same effects as in the first example were obtained in terms of improving the electrical characteristics of the MOSFET, and in particular, with regard to the OFF characteristics, even better results were obtained due to the suppression of the formation of the cut channel. An improvement effect was obtained.

また、熱処理のかわりに、実施例2で述べた光照射を行
っても、同様の効果が得られた。
Moreover, the same effect was obtained even when the light irradiation described in Example 2 was performed instead of the heat treatment.

なお、本実施例は、ソース・ドレイン領域′27の導電
型とは反対の導電型を示す非晶買シリコン薄膜23の堆
積を行うところに木質がある。したがって、ソース・ド
レイン領域27の導電型がN型の場合には、非晶質シリ
コン薄膜の導電型を、P型にすれば良い。これは、例え
ば、非晶質シリコン薄膜23の堆積する際に、SiH4
ガス中にPH4ガスを11000pp程度混ぜ、非晶質
シリコン薄ll123の堆積を行えば実現できる。
Incidentally, in this embodiment, there is wood in the area where the amorphous silicon thin film 23 having a conductivity type opposite to that of the source/drain region '27 is deposited. Therefore, when the conductivity type of the source/drain region 27 is N type, the conductivity type of the amorphous silicon thin film may be set to P type. For example, when depositing the amorphous silicon thin film 23, SiH4
This can be achieved by mixing about 11,000 pp of PH4 gas into the gas and depositing a thin layer of amorphous silicon 1123.

[発明の効果] 本発明によれば、半導体fifM!下地界面の界面準位
を減らし、バックチャネル効果を抑制することができ、
かつ、シリコン薄膜内に存在する準位をも低減でき、そ
の結果、しきい値電圧の変動幅の縮小やキャリア移動度
の向上等、TPTの電気的特性を向上させることができ
た。
[Effects of the Invention] According to the present invention, semiconductor fifM! The interface state at the base interface can be reduced and the back channel effect can be suppressed.
In addition, it was possible to reduce the levels existing in the silicon thin film, and as a result, it was possible to improve the electrical characteristics of the TPT, such as reducing the fluctuation width of the threshold voltage and improving carrier mobility.

また、水素の導入源として、本発明では、水素を含んだ
非晶質半導体薄膜を形成しているため、容易に、しかも
、半導体薄膜にダメージを与えることなく水素の導入を
行うことができる。
Further, in the present invention, since an amorphous semiconductor thin film containing hydrogen is formed as a hydrogen introduction source, hydrogen can be easily introduced without damaging the semiconductor thin film.

この結果、安価なガラス基板上に、電気特性、及び、(
X頼性の優れたTPTを、容易に形成することができる
ようになった。
As a result, electrical properties and (
It has become possible to easily form TPT with excellent X-reliability.

なお、水素の拡散にたいしてバリアとなる絶縁膜として
、窒化シリコン膜を用いることにより、基板からのNa
”などのアルカリイオンの侵入をブロッキングすること
ができ、TPTの信頼性が向上させることができる。
Note that by using a silicon nitride film as an insulating film that acts as a barrier against hydrogen diffusion, Na
It is possible to block the invasion of alkali ions such as ``TPT'', thereby improving the reliability of TPT.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明により作成したMOSFETの断面図
であり、第2図は本発明の実施例における工程を示す模
式的断面図であり、第3図は、従来技術の問題点を説明
するための断面図である。 (符号の説明) 21.31・・・基板、22・・・水素の拡散にたり)
シてバリアとなる第tの絶H1i、t 2,24・・・
半導体薄膜、23・・・水素を含んだ非晶質半導体薄膜
、25・・・ゲート絶縁膜、27・・・ソース・ドレイ
ン、2B・・・水素の拡散にたいしてバリアとなる第、
2の絶縁膜、29.30・・・電極。 第 図 第 図 (a) (e) (b)
FIG. 1 is a cross-sectional view of a MOSFET produced according to the present invention, FIG. 2 is a schematic cross-sectional view showing steps in an embodiment of the present invention, and FIG. FIG. (Explanation of symbols) 21.31...Substrate, 22...Hydrogen diffusion)
The t-th absolute H1i, which acts as a barrier, t 2, 24...
Semiconductor thin film, 23... Amorphous semiconductor thin film containing hydrogen, 25... Gate insulating film, 27... Source/drain, 2B... Serving as a barrier against hydrogen diffusion;
2 insulating film, 29.30...electrode. Figure (a) (e) (b)

Claims (8)

【特許請求の範囲】[Claims] (1)絶縁基体上に、結晶性半導体薄膜を形成して成る
半導体装置の製造方法において、前記結晶性半導体薄膜
の上下両側に、水素の拡散にたいしてバリアとなる第1
、第2の絶縁膜をそれぞれ形成する工程と、前記半導体
薄膜と前記絶縁膜の間の少なくとも一方に、水素を含ん
だ非晶質半導体薄膜を形成する工程と、その後、熱処理
または光照射の少なくとも一方を行う工程と、を含むこ
とを特徴とする半導体装置の製造方法。
(1) In a method for manufacturing a semiconductor device in which a crystalline semiconductor thin film is formed on an insulating substrate, a first layer, which serves as a barrier to hydrogen diffusion, is provided on both upper and lower sides of the crystalline semiconductor thin film.
, a step of forming a second insulating film, a step of forming an amorphous semiconductor thin film containing hydrogen on at least one of the semiconductor thin film and the insulating film, and then at least heat treatment or light irradiation. A method of manufacturing a semiconductor device, comprising: a step of performing one of the steps.
(2)前記第1、第2の絶縁膜の形成工程は、減圧CV
D法、あるいは、プラズマCVD法により窒化シリコン
膜を形成する工程であることを特徴とする請求項1記載
の半導体装置の製造方法。
(2) The step of forming the first and second insulating films is performed by low pressure CV
2. The method of manufacturing a semiconductor device according to claim 1, wherein the step is to form a silicon nitride film by a D method or a plasma CVD method.
(3)前記第1、第2の絶縁膜の形成工程は、プラズマ
CVD法により窒化酸化シリコン膜を形成する工程であ
ることを特徴とする請求項1記載の半導体装置の製造方
法。
(3) The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the first and second insulating films is a step of forming a silicon nitride oxide film by a plasma CVD method.
(4)前記結晶性半導体薄膜材料が、シリコンであるこ
とを特徴とする請求項1ないし請求項3記載の半導体装
置の製造方法。
(4) The method of manufacturing a semiconductor device according to any one of claims 1 to 3, wherein the crystalline semiconductor thin film material is silicon.
(5)前記非晶質半導体薄膜材料が、RFグロー放電法
で形成した非晶質シリコンであることを特徴とする請求
項1ないし請求項4記載の半導体装置の製造方法。
(5) The method of manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the amorphous semiconductor thin film material is amorphous silicon formed by an RF glow discharge method.
(6)前記加熱処理の温度が、300℃〜600℃の範
囲であることを特徴とする請求項1ないし請求項5記載
の半導体装置の製造方法。
(6) The method of manufacturing a semiconductor device according to any one of claims 1 to 5, wherein the temperature of the heat treatment is in a range of 300°C to 600°C.
(7)加熱処理は、照射光を照射することにより行うこ
とを特徴とする請求項1ないし請求項6記載の半導体装
置の製造方法。
(7) The method of manufacturing a semiconductor device according to any one of claims 1 to 6, wherein the heat treatment is performed by irradiating with irradiation light.
(8)照射光は、近赤外光であることを特徴とする請求
項7記載の半導体装置の製造方法。
(8) The method for manufacturing a semiconductor device according to claim 7, wherein the irradiation light is near-infrared light.
JP32457889A 1989-12-14 1989-12-14 Manufacturing method of semiconductor device Pending JPH03185735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32457889A JPH03185735A (en) 1989-12-14 1989-12-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32457889A JPH03185735A (en) 1989-12-14 1989-12-14 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03185735A true JPH03185735A (en) 1991-08-13

Family

ID=18167383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32457889A Pending JPH03185735A (en) 1989-12-14 1989-12-14 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03185735A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849611A (en) * 1992-02-05 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming a taper shaped contact hole by oxidizing a wiring
JP2000228525A (en) * 1999-02-05 2000-08-15 Nec Corp Polycrystal silicon thin-film transistor and manufacture thereof
JP2005340775A (en) * 2004-05-28 2005-12-08 Samsung Sdi Co Ltd THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, FLAT DISPLAY DEVICE INCLUDING THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5849611A (en) * 1992-02-05 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming a taper shaped contact hole by oxidizing a wiring
US6147375A (en) * 1992-02-05 2000-11-14 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US6476447B1 (en) 1992-02-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device including a transistor
JP2000228525A (en) * 1999-02-05 2000-08-15 Nec Corp Polycrystal silicon thin-film transistor and manufacture thereof
JP2005340775A (en) * 2004-05-28 2005-12-08 Samsung Sdi Co Ltd THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, FLAT DISPLAY DEVICE INCLUDING THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
US7554118B2 (en) 2004-05-28 2009-06-30 Samsung Mobile Display Co., Ltd. Thin film transistor, flat panel display having the same and a method of fabricating each

Similar Documents

Publication Publication Date Title
US5534445A (en) Method of fabricating a polysilicon thin film transistor
US8330165B2 (en) Semiconductor device and method for forming the same
JPH02148831A (en) Laser annealing method and thin film semiconductor device
JPH0395939A (en) Manufacturing method of semiconductor device
JPH03185735A (en) Manufacturing method of semiconductor device
US7271041B2 (en) Method for manufacturing thin film transistor
EP0152624B1 (en) Method of manufacturing a semiconductor device having a polycristalline silicon-active region.
JP3347340B2 (en) Method for manufacturing thin film transistor
JP2523019B2 (en) Field effect type semiconductor device
JPH05275449A (en) Thin film semiconductor device and its manufacture
JPH03185736A (en) Manufacture of semiconductor device
JP2945032B2 (en) Manufacturing method of thin film transistor
JP3210568B2 (en) Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device
JP3277910B2 (en) Field effect transistor and method of manufacturing the same
JP3033579B2 (en) Manufacturing method of thin film transistor
JP3357038B2 (en) Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device
JP3467571B2 (en) Method for manufacturing thin film transistor
JP3035941B2 (en) Method for manufacturing group III-V compound semiconductor device
JPH0661234A (en) Production of semiconductor device
JP2565192B2 (en) Method for manufacturing semiconductor device
KR100223275B1 (en) Method of forming polysilicon layer in semiconductor device
JP2000077672A (en) Method for manufacturing semiconductor device
JP3461348B2 (en) Method for manufacturing thin film transistor array and method for manufacturing liquid crystal display device
JPH06224421A (en) Mos field effect transistor
JPH0396279A (en) Manufacturing method of semiconductor device