JPH03185762A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH03185762A JPH03185762A JP1324576A JP32457689A JPH03185762A JP H03185762 A JPH03185762 A JP H03185762A JP 1324576 A JP1324576 A JP 1324576A JP 32457689 A JP32457689 A JP 32457689A JP H03185762 A JPH03185762 A JP H03185762A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- photoelectric conversion
- conversion device
- type
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ａ業上の利用分野］
本発明は、光電変換装置に関し、特に非晶質材料により
形成したフォトダイオードを光電変換素子として使用し
、雑音特性の改良された電荷蓄積型光電変換装置に関す
るものである。
形成したフォトダイオードを光電変換素子として使用し
、雑音特性の改良された電荷蓄積型光電変換装置に関す
るものである。
［従来の技術］
近年、光電変換素子として、非晶質材料を用いたものが
研究開発されている。光電変換素子に使用される非晶質
材料としては、非晶質シリコン（以下ａ−５ｔと称する
）、非晶質セレン、非晶°質ゲルマニウム等が知られて
いる。中でもａ −Ｓｉは、光吸収係数が大きく分光感
度が人間の視感度に近いなど優れた光学的性質を有する
ことや、低温プロセス作成が可能なこと、大面積に成膜
が可能であることなどから、光電変換素子用非晶質材料
として特に注目されている。
研究開発されている。光電変換素子に使用される非晶質
材料としては、非晶質シリコン（以下ａ−５ｔと称する
）、非晶質セレン、非晶°質ゲルマニウム等が知られて
いる。中でもａ −Ｓｉは、光吸収係数が大きく分光感
度が人間の視感度に近いなど優れた光学的性質を有する
ことや、低温プロセス作成が可能なこと、大面積に成膜
が可能であることなどから、光電変換素子用非晶質材料
として特に注目されている。
また、従来、光電変換素子として、フォトダイオードが
知られている。フォトダイオードは、構造が簡易で微細
加工に適しているという長所を有している。従来のフォ
トダイオードとしては、その層構成や材料の組合せによ
り、ｐｎ型フォトダイオード、ｐｉｎ型フォトダイオー
ド、アバランシェフォトダイオードなどが知られている
が、さらに、ＭＩＳ接合、ショットキー接合、ヘテロ結
合等によって構成することが可能であり、これらについ
ても盛んに研究がなされている。
知られている。フォトダイオードは、構造が簡易で微細
加工に適しているという長所を有している。従来のフォ
トダイオードとしては、その層構成や材料の組合せによ
り、ｐｎ型フォトダイオード、ｐｉｎ型フォトダイオー
ド、アバランシェフォトダイオードなどが知られている
が、さらに、ＭＩＳ接合、ショットキー接合、ヘテロ結
合等によって構成することが可能であり、これらについ
ても盛んに研究がなされている。
フォトダイオードは、逆方向にバイアス電圧を印加した
場合に逆方向電流が光照射量に比例して変化することを
利用して光信号を電気信号に変換する光電変換素子の１
ｆ！であるが、光信号が照射されたときに光電荷を内部
に蓄積する容量とじての性質も合わせ持つ。この容量と
しての性質を利用したフォトダイオードが、一般に電荷
蓄積型のフォトダイオ−、ドと呼ばれるものである。電
荷蓄積型のフォトダイオードは、光励起した電荷を一定
の時間蓄積した後出力させることにより、高出力・高Ｓ
／Ｎ比を得ることができるため、従来光電変換素子とし
て広く用いられている。
場合に逆方向電流が光照射量に比例して変化することを
利用して光信号を電気信号に変換する光電変換素子の１
ｆ！であるが、光信号が照射されたときに光電荷を内部
に蓄積する容量とじての性質も合わせ持つ。この容量と
しての性質を利用したフォトダイオードが、一般に電荷
蓄積型のフォトダイオ−、ドと呼ばれるものである。電
荷蓄積型のフォトダイオードは、光励起した電荷を一定
の時間蓄積した後出力させることにより、高出力・高Ｓ
／Ｎ比を得ることができるため、従来光電変換素子とし
て広く用いられている。
第６図は、電荷蓄積型フォトダイオードを光電変換素子
として用いた光電変換装置の光電変換部を示す等価回路
図である０図において、１は電荷蓄積型フォトダイオー
ドである。出力回路とは、フォトダイオード１に光信号
を照射することにより発生した光電流を電気信号に変換
して出力するための回路である。また、リセット回路と
は、フォトダイオード１に蓄積された電荷を転送した後
に転送しきれずに残った電荷を消去するための回路、す
なわち、フォトダイオードの出力端を強制的に固定電位
にするための回路である。このリセット回路は、例えば
バイポーラトランジスタやＭＩＳトランジスタ等により
作成されている。
として用いた光電変換装置の光電変換部を示す等価回路
図である０図において、１は電荷蓄積型フォトダイオー
ドである。出力回路とは、フォトダイオード１に光信号
を照射することにより発生した光電流を電気信号に変換
して出力するための回路である。また、リセット回路と
は、フォトダイオード１に蓄積された電荷を転送した後
に転送しきれずに残った電荷を消去するための回路、す
なわち、フォトダイオードの出力端を強制的に固定電位
にするための回路である。このリセット回路は、例えば
バイポーラトランジスタやＭＩＳトランジスタ等により
作成されている。
このような光電変換装置においては、フォトダイオード
は、光を照射されることにより発生した電子正孔対の一
方または両方を蓄積する蓄積動作と電荷をリセットして
初期状態に戻すリセット動作とを交互に行なう。
は、光を照射されることにより発生した電子正孔対の一
方または両方を蓄積する蓄積動作と電荷をリセットして
初期状態に戻すリセット動作とを交互に行なう。
このような従来の光線変換装置における雑音の発生原因
としては、信号ラインの配線容量やリセットスイッチに
ＭＩＳトランジスタを用いた場合の電極一基板容量のた
めに、ラインに残っている雑音電荷を読み出してしまう
ことによる雑音、すなわちリセットスイッチの開閉に伴
なう雑音と、フォトダイオードの受光部以外に入射した
光による発生電荷が信号ラインに混入することによる雑
音、すなわちスミア現象による雑音とがあった。これに
対して、これらの雑音の発生を防止し、さらにダイナミ
ックレンジを拡大する方法として、新たに光電変換素子
と電気的に並列に付加容量を設ける方法があった。
としては、信号ラインの配線容量やリセットスイッチに
ＭＩＳトランジスタを用いた場合の電極一基板容量のた
めに、ラインに残っている雑音電荷を読み出してしまう
ことによる雑音、すなわちリセットスイッチの開閉に伴
なう雑音と、フォトダイオードの受光部以外に入射した
光による発生電荷が信号ラインに混入することによる雑
音、すなわちスミア現象による雑音とがあった。これに
対して、これらの雑音の発生を防止し、さらにダイナミ
ックレンジを拡大する方法として、新たに光電変換素子
と電気的に並列に付加容量を設ける方法があった。
［発明が解決しようとする課題］
しかし、本発明者らの知見によれば非晶質材料により形
成したフォトダイオードにおいては、上述の原因による
雑音の他に、次のような原因による雑音も発生している
ことが判明した。即ち、非晶質材料には、その原子の結
合状態に起因する欠陥準位密度（捕獲準位密度）が存在
し、このため非晶質を材料とするフォトダイオードは、
本来のダイオードの接合容量以外に捕獲準位にも光励起
による電荷を蓄積する。しかしながら、捕獲準位に蓄積
された電荷は、短時間のリセット動作では完全にリセッ
トすることができない。
成したフォトダイオードにおいては、上述の原因による
雑音の他に、次のような原因による雑音も発生している
ことが判明した。即ち、非晶質材料には、その原子の結
合状態に起因する欠陥準位密度（捕獲準位密度）が存在
し、このため非晶質を材料とするフォトダイオードは、
本来のダイオードの接合容量以外に捕獲準位にも光励起
による電荷を蓄積する。しかしながら、捕獲準位に蓄積
された電荷は、短時間のリセット動作では完全にリセッ
トすることができない。
フォトダイオードが出力として転送し残した電荷を完全
にリセットできなかった場合、次回の蓄積動作にリセッ
ト残りの電荷が加算されるため、いわゆる残像が発生す
る。
にリセットできなかった場合、次回の蓄積動作にリセッ
ト残りの電荷が加算されるため、いわゆる残像が発生す
る。
一例として第７図（ａ）に示すようなｐｎ型ａ−Ｓｉフ
ォトダイオードの９層側から光が入射し蓄積動作中は９
層が浮遊状態となる構成を考えてみる。第７図（ａ）で
７１０は基体、７１１はＩＴＯ電極、７１２はＰ型ａ−
５ｔ、７１３はｎ型ａ−３ｔ、７１４はＣｒ電極である
。第７図（ｂ）はａ−Ｓｔの電子エネルギーを示したバ
ンドポテンシャル図であり、そのバンドギャップ中に概
念的にテイル準位、欠陥準位密度などが存在することを
示している。ｐ層中では光励起による正孔が蓄積される
だけでなく、同時に発生する電子の一部も蓄積される。
ォトダイオードの９層側から光が入射し蓄積動作中は９
層が浮遊状態となる構成を考えてみる。第７図（ａ）で
７１０は基体、７１１はＩＴＯ電極、７１２はＰ型ａ−
５ｔ、７１３はｎ型ａ−３ｔ、７１４はＣｒ電極である
。第７図（ｂ）はａ−Ｓｔの電子エネルギーを示したバ
ンドポテンシャル図であり、そのバンドギャップ中に概
念的にテイル準位、欠陥準位密度などが存在することを
示している。ｐ層中では光励起による正孔が蓄積される
だけでなく、同時に発生する電子の一部も蓄積される。
ｎ層側でも同様な現象が起こるが、電子と正孔の関係は
逆になる。また、光はｐ層側から入射するために、ｎ層
側で励起される電子・正孔の数は９層側と比べて少ない
。
逆になる。また、光はｐ層側から入射するために、ｎ層
側で励起される電子・正孔の数は９層側と比べて少ない
。
蓄積後にリセット動作を行なうと１層の電極位置は強制
的に固定電位の熱平衡状態に戻されるので、第７図（ｂ
）に示すように、伝導帯および伝導帯のテイルの電子７
０１、価電子帯および価電子帯のテイルの正孔７０２お
よび浅い捕獲準位の電子は消去される。
的に固定電位の熱平衡状態に戻されるので、第７図（ｂ
）に示すように、伝導帯および伝導帯のテイルの電子７
０１、価電子帯および価電子帯のテイルの正孔７０２お
よび浅い捕獲準位の電子は消去される。
また、欠陥準位（捕獲準位）に捕らえられた電子が、こ
の準位より伝導帯に戻り消去されるには一定のライフタ
イムが必要であり、このライフタイムが通常のキャリア
移動の時間よりも著しく遅いため、非晶質シリコンによ
り形成されたフォトダイオードでは、結晶シリコンによ
り形成されたフォトダイオードには無い新たな遅い時定
数成分が加わる。つまり、リセット時間が短かいと、ａ
−３ｉ中の捕獲準位の電子７０３がリセットしきれない
まま次の蓄積動作に入ってしまうため、この捕獲準位に
捕獲されている電子が次回の蓄積動作中に信号電荷とし
て寄与してしまい、残像の原因となる。
の準位より伝導帯に戻り消去されるには一定のライフタ
イムが必要であり、このライフタイムが通常のキャリア
移動の時間よりも著しく遅いため、非晶質シリコンによ
り形成されたフォトダイオードでは、結晶シリコンによ
り形成されたフォトダイオードには無い新たな遅い時定
数成分が加わる。つまり、リセット時間が短かいと、ａ
−３ｉ中の捕獲準位の電子７０３がリセットしきれない
まま次の蓄積動作に入ってしまうため、この捕獲準位に
捕獲されている電子が次回の蓄積動作中に信号電荷とし
て寄与してしまい、残像の原因となる。
本発明は、このような、非晶質材料じ起因する残像を、
特別な回路を付加することなく低減することを目的とす
る。
特別な回路を付加することなく低減することを目的とす
る。
［課題を解決するための手段］
本発明の光電変換素子は、非晶質材料を用いたフォトダ
イオードと、該非晶質材料よりも捕獲準位密度が少ない
材料を絶縁ゲート膜として用いたＭＩＳトランジスタと
を少なくとも有し、当該ＭＩＳトランジスタのゲート電
極と当該フォトダイオードとを電気的に接続したことを
特徴とす−る。
イオードと、該非晶質材料よりも捕獲準位密度が少ない
材料を絶縁ゲート膜として用いたＭＩＳトランジスタと
を少なくとも有し、当該ＭＩＳトランジスタのゲート電
極と当該フォトダイオードとを電気的に接続したことを
特徴とす−る。
［作用］
本発明はよれば、出力回路内の増幅素子として、フォト
ダイオードを形成する非晶質材料よりも捕獲準位密度が
少ない材料によりゲート絶Ｍｉ＠を形成したＭＩＳトラ
ンジスタを用い、該ゲート絶縁膜をフォトダイオードの
捕獲準位密度に蓄積される電荷の量を減らすための容量
として使用したので、特別な回路を付加することなく上
述のごとき残像を低減することが可能となる。
ダイオードを形成する非晶質材料よりも捕獲準位密度が
少ない材料によりゲート絶Ｍｉ＠を形成したＭＩＳトラ
ンジスタを用い、該ゲート絶縁膜をフォトダイオードの
捕獲準位密度に蓄積される電荷の量を減らすための容量
として使用したので、特別な回路を付加することなく上
述のごとき残像を低減することが可能となる。
以下、その理由について、詳＠１．ニー説明する。
残像を減少させるには、捕獲準位に蓄積される電荷の量
を減らせばよい。このために本発明は、非晶質材料によ
り形成されたフォトダイオードと該非晶質材料より捕獲
準位密度の少ない材料により形成したコンデンサとを接
続するものである。
を減らせばよい。このために本発明は、非晶質材料によ
り形成されたフォトダイオードと該非晶質材料より捕獲
準位密度の少ない材料により形成したコンデンサとを接
続するものである。
この方法により、光励起によって発生した電荷Ｑを、捕
獲準位密度をコンデンサより比較的多く含むフォトダイ
オードの容量Ｃ２と捕獲準位密度が少ない材料を用いた
容量Ｃ８＆：分割して蓄積することが可能となる。この
場合Ｃ２に蓄積される電荷Ｑ、は、 で表され、このことはＣ１を付加したことにより残像量
が １／ （ｃａ ＋Ｃ，＞ だけ減少することを意味している。第５図は、残像量と
Ｃ，／Ｃ，との関係を示す図である。、第５図によれば
、例えばＣ，がＣｐと同じ容量の場合には残像はＣ，が
無いときの１／２であり、Ｃ。
獲準位密度をコンデンサより比較的多く含むフォトダイ
オードの容量Ｃ２と捕獲準位密度が少ない材料を用いた
容量Ｃ８＆：分割して蓄積することが可能となる。この
場合Ｃ２に蓄積される電荷Ｑ、は、 で表され、このことはＣ１を付加したことにより残像量
が １／ （ｃａ ＋Ｃ，＞ だけ減少することを意味している。第５図は、残像量と
Ｃ，／Ｃ，との関係を示す図である。、第５図によれば
、例えばＣ，がＣｐと同じ容量の場合には残像はＣ，が
無いときの１／２であり、Ｃ。
がＣ９の２倍の容量の場合には残像はＣ１が無いときの
１／３になることを示している。非晶質シリコンを用い
たフォトダイオードは前述のごとく結晶シリコンを用い
たフォトダイオードよりも著しく残像量が多いため、残
像量を１／２以下に低減することは、フォトセンサ性能
の効果的な改善となる０本発明による残像低減効果は、
Ｃ１がＣ，に比べて十分大きいとき即ちＣ，＞Ｃ，の時
に十分効果を発揮する。
１／３になることを示している。非晶質シリコンを用い
たフォトダイオードは前述のごとく結晶シリコンを用い
たフォトダイオードよりも著しく残像量が多いため、残
像量を１／２以下に低減することは、フォトセンサ性能
の効果的な改善となる０本発明による残像低減効果は、
Ｃ１がＣ，に比べて十分大きいとき即ちＣ，＞Ｃ，の時
に十分効果を発揮する。
なお、本発明によれば、増幅素子としてのＭＩＳ）−ラ
ンジスタのゲート絶縁膜をフォトダイオードの捕獲準位
密度に蓄積される電荷の量を減らすためのコンデンサと
して使用するので、特別な回路を付加する必要がない、
従って、光電変換装置の構造および製造プロセスを複雑
化することなく上述の残像を低減させることが可能とな
る。
ンジスタのゲート絶縁膜をフォトダイオードの捕獲準位
密度に蓄積される電荷の量を減らすためのコンデンサと
して使用するので、特別な回路を付加する必要がない、
従って、光電変換装置の構造および製造プロセスを複雑
化することなく上述の残像を低減させることが可能とな
る。
また、フォトダイオードとＭ！Ｓトランジスタを同一基
板上に作成し、さらに該基板上に垂直に配置することに
よって、素子面積の大面積化することなく上述の残像を
低減させることが可能となる。
板上に作成し、さらに該基板上に垂直に配置することに
よって、素子面積の大面積化することなく上述の残像を
低減させることが可能となる。
［実施例］
（実施例１）
本発明の第１の実施例として、ｐｉｎ型のａ−３ｉフオ
トダイオードとＭＩＳ構造の薄膜トランジスタをガラス
基板上に形成した場合について説明する。第１図は、本
実施例に係る光電変換装置の等価回路を示す回路図であ
る０図において、ｌはｐｉｎ型のａ−３ｉフオトダイオ
ードであり、３はＭＩＳトランジスタのゲート絶縁膜に
より形成されたコンデンサである。
トダイオードとＭＩＳ構造の薄膜トランジスタをガラス
基板上に形成した場合について説明する。第１図は、本
実施例に係る光電変換装置の等価回路を示す回路図であ
る０図において、ｌはｐｉｎ型のａ−３ｉフオトダイオ
ードであり、３はＭＩＳトランジスタのゲート絶縁膜に
より形成されたコンデンサである。
次に、第１図に示した光電変換装置の光電変換部の製造
工程について、第２図（ａ）〜（ｅ）を用いて説明する
。
工程について、第２図（ａ）〜（ｅ）を用いて説明する
。
■高融点ガラス基板２０１上に、減圧ＣＶＤ法で非晶質
シリコン膜を形成し、レーザーアニール法により再結晶
化した。
シリコン膜を形成し、レーザーアニール法により再結晶
化した。
■この非晶質シリコン膜に、選択的イオン打ち込み法お
よび熱拡散法を用いてＰをドーピングし、ｎ０型単結晶
領ｖＬ２０２（ａ）および２０２（ｂ）とｉ型シリコン
単結晶領域２０２ （Ｃ）とを形成した（第２図（ａ）
）。
よび熱拡散法を用いてＰをドーピングし、ｎ０型単結晶
領ｖＬ２０２（ａ）および２０２（ｂ）とｉ型シリコン
単結晶領域２０２ （Ｃ）とを形成した（第２図（ａ）
）。
■ａ−３ｔよりも捕獲準位密度が少ない材料として、Ｓ
ｉｎ、層２０３を、ＣＶＤ法により５００人厚に形成し
た。
ｉｎ、層２０３を、ＣＶＤ法により５００人厚に形成し
た。
■ｎ３型単結晶領域２０２ （ａ）および２０２（ｂ）
上の任意の位置のＳｉ０２層２０３にコンタクトホール
を開孔した。続いてこのコンタクトホールに低抵抗多結
晶シリコン層をＣＶＤ法により成膜し、これをパターニ
ングすることにより、電源線２０４ （ａ）および出力
線２０４ （ｂ）を形成した（第２図（ｂ））。
上の任意の位置のＳｉ０２層２０３にコンタクトホール
を開孔した。続いてこのコンタクトホールに低抵抗多結
晶シリコン層をＣＶＤ法により成膜し、これをパターニ
ングすることにより、電源線２０４ （ａ）および出力
線２０４ （ｂ）を形成した（第２図（ｂ））。
■出力線２０４ （ｂ）を覆うようにＳｉｎ、層２０５
をＣＶＤ法で成膜し、パターニングした。
をＣＶＤ法で成膜し、パターニングした。
さらにＭＯＳトランジスタのゲート電極兼フォトダイオ
ードの下部電極として、ＡｊＺ配線２０Ｂをスパッタ法
で成膜し、パターニングした。
ードの下部電極として、ＡｊＺ配線２０Ｂをスパッタ法
で成膜し、パターニングした。
以上の工程により、ＭＯ３型トランジスタ部が完成した
。（第２図（Ｃ）） ■ｉ型シリコン単結晶領域２０２（ａ）上のＡｊ２配線
２０６領域に、ＣＶＤ法により、ドーピング材料を交換
しながら、ｎ型非晶質シリコン層２０７ （ａ）を１０
０人、ｉ型非晶質シリコン層２０７（ｂ）を８０００人
％ｐ型非晶買シリコン層２０７ （Ｃ）を２００人、そ
れぞれ堆積して、ｐｉｎフォトダイオ−・ドを作成した
。（第２図（ｄ）） ■フォトダイオード２０７ （ａ）、（ｂ）。
。（第２図（Ｃ）） ■ｉ型シリコン単結晶領域２０２（ａ）上のＡｊ２配線
２０６領域に、ＣＶＤ法により、ドーピング材料を交換
しながら、ｎ型非晶質シリコン層２０７ （ａ）を１０
０人、ｉ型非晶質シリコン層２０７（ｂ）を８０００人
％ｐ型非晶買シリコン層２０７ （Ｃ）を２００人、そ
れぞれ堆積して、ｐｉｎフォトダイオ−・ドを作成した
。（第２図（ｄ）） ■フォトダイオード２０７ （ａ）、（ｂ）。
（Ｃ）の側面に、絶縁層としてＳｉＯ２層２０８を形成
し、さらにｐ型非晶買シリコン層２０７（Ｃ）上にフォ
トダイオードの透明下部電極としてＩＴＯ２０９°をス
パッタ法にて形成した。（第２図（ｅ）） 以上の工程により、本実施例光電変換装置の光電変換部
を作製することができた。
し、さらにｐ型非晶買シリコン層２０７（Ｃ）上にフォ
トダイオードの透明下部電極としてＩＴＯ２０９°をス
パッタ法にて形成した。（第２図（ｅ）） 以上の工程により、本実施例光電変換装置の光電変換部
を作製することができた。
このような光電変換装置において、例えば、フォトダイ
オードの面積を２１μｍ×２１μｍとし、ＭＯＳトラン
ジスタのＷ、Ｌをそれぞれ２１μｍ１１０μｍとすると
、 フォトダイオード部の容量 ８０００人 ＝ ｏ、ｏｓｓ ［ｐＦ］ ＭＯＳトランジスタの容量 雪 ０．４４２ ［ｐＦ］ となり、残像は０．０５８／（０，０５８＋０．４４２
）−１／８．［ｌ少する。
オードの面積を２１μｍ×２１μｍとし、ＭＯＳトラン
ジスタのＷ、Ｌをそれぞれ２１μｍ１１０μｍとすると
、 フォトダイオード部の容量 ８０００人 ＝ ｏ、ｏｓｓ ［ｐＦ］ ＭＯＳトランジスタの容量 雪 ０．４４２ ［ｐＦ］ となり、残像は０．０５８／（０，０５８＋０．４４２
）−１／８．［ｌ少する。
に減
ここで、上述の製造工程の説明における各層の膜厚は一
例であって、センサの材料や用途によって任意に変更で
きる。このとき、ＣＩＩとＣ，ａの容量比を１：１に設
定すれば残像が１／２に減少し、Ｃ１１の比を大きくす
れば残像はさらじ減少することは前述のとおりである。
例であって、センサの材料や用途によって任意に変更で
きる。このとき、ＣＩＩとＣ，ａの容量比を１：１に設
定すれば残像が１／２に減少し、Ｃ１１の比を大きくす
れば残像はさらじ減少することは前述のとおりである。
従ってＣ，＞Ｃｐという容量関係にすれば、本発明の効
果が十分に発揮される。
果が十分に発揮される。
また、コンデンサに固定電圧を印加するための電極２０
６は、本実施例ではフォトダイオードに固定電圧を印可
するための電極と共通になっているが、両者を別々に形
成しても本発明の効果には何ら影響しない。
６は、本実施例ではフォトダイオードに固定電圧を印可
するための電極と共通になっているが、両者を別々に形
成しても本発明の効果には何ら影響しない。
なお、フォトダイオードとＭＯＳトランジスタを基板上
に垂直に配置したのは素子面積を小型化するためであり
、横方向に配置することも可能である。
に垂直に配置したのは素子面積を小型化するためであり
、横方向に配置することも可能である。
（実施例２）
本発明の第２の実施例として、基板としてシリコンウェ
ハを用いた場合について説明する。第３図は、本実施例
に係る光電変換装置の回路構成を示す回路図である。図
において、ｌはｐｉｎ型のａ−Ｓｉフォトダイオードで
あり、３はＭＩｓトランジスタのゲート絶縁膜に起因す
る容量である。
ハを用いた場合について説明する。第３図は、本実施例
に係る光電変換装置の回路構成を示す回路図である。図
において、ｌはｐｉｎ型のａ−Ｓｉフォトダイオードで
あり、３はＭＩｓトランジスタのゲート絶縁膜に起因す
る容量である。
次に、第３図に示した光電変換装置の光電変換部の製造
工程について、第４図（ａ）〜（ｅ）を用いて説明する
。
工程について、第４図（ａ）〜（ｅ）を用いて説明する
。
■ウェハ基板４０１上に、選択的イオン打ち込み法およ
び熱拡散法を用いてＰをドーピングし、ｎ０型単結晶領
域４０２ （ａ）および４０２（ｂ）を形成した（第４
図（ａ））。
び熱拡散法を用いてＰをドーピングし、ｎ０型単結晶領
域４０２ （ａ）および４０２（ｂ）を形成した（第４
図（ａ））。
■ａ−３ｉよりも捕獲準位密度が少ない材料として、Ｓ
ｉ Ｏ，層４０３を、ＣＶＤ法により４００人厚上形
成した。
ｉ Ｏ，層４０３を、ＣＶＤ法により４００人厚上形
成した。
■ｎ１型単結晶領域４０２（ａ）および４０２（ｂ）上
の任意の位置の５／０２層４０３にコンタクトホールを
開孔した。続いてこのコンタクトホールに低抵抗多結晶
シリコン層をＣＶＤ法により成膜し、これをバターニン
グすることにより、電源線４０４ （ａ）および出力線
４０４ （ｂ）を形成した（第４図（ｂ））。
の任意の位置の５／０２層４０３にコンタクトホールを
開孔した。続いてこのコンタクトホールに低抵抗多結晶
シリコン層をＣＶＤ法により成膜し、これをバターニン
グすることにより、電源線４０４ （ａ）および出力線
４０４ （ｂ）を形成した（第４図（ｂ））。
■出力線４０４ （ｂ）を覆うように５／０２層４０５
をＣＶＤ法で成膜し、バターニングした。
をＣＶＤ法で成膜し、バターニングした。
さらにＭＯＳ）−ランジスタのゲート電極兼フォトダイ
オードの下部電極として、Ａｌ配線４０６をスパッタ法
で成膜し、バターニングした。
オードの下部電極として、Ａｌ配線４０６をスパッタ法
で成膜し、バターニングした。
以上の工程により、ＭＯＳ型トランジスタ部が完成した
。（３４４図（Ｃ）〉 ■ｉ型シリコン単結晶領域４０２ （ａ）上の、ｌ配線
４０６領域に、ＣＶＤ法により、ドーピング材料を交換
しながら、ｎ型非晶質シリコ７層４０７ （ａ）を１０
０人、ｉ型非晶質シリコン層４０７（ｂ）を８０００人
、ｐ型非晶質シリコン層４０７ （ｃ）を２００人、そ
れぞれ堆積して、ｐｉｎフォトダイオードを作成した。
。（３４４図（Ｃ）〉 ■ｉ型シリコン単結晶領域４０２ （ａ）上の、ｌ配線
４０６領域に、ＣＶＤ法により、ドーピング材料を交換
しながら、ｎ型非晶質シリコ７層４０７ （ａ）を１０
０人、ｉ型非晶質シリコン層４０７（ｂ）を８０００人
、ｐ型非晶質シリコン層４０７ （ｃ）を２００人、そ
れぞれ堆積して、ｐｉｎフォトダイオードを作成した。
（第４図（ｄ））
■フォトダイオード４０７ （ａ）、（ｂ）。
（Ｃ）の側面に、絶縁層としてＳ ｉ Ｏ，層４０８を
形成し、さらにｐ型非晶質シリコン層４０７（ｅ）上に
フォトダイオードの透明下部電極としてＩＴＯ４０９を
スパッタ法にて形成した。（第４図（ｅ）） 以上の工程により、本実施例の光電変換装置の光電変換
部を作製することができた。
形成し、さらにｐ型非晶質シリコン層４０７（ｅ）上に
フォトダイオードの透明下部電極としてＩＴＯ４０９を
スパッタ法にて形成した。（第４図（ｅ）） 以上の工程により、本実施例の光電変換装置の光電変換
部を作製することができた。
このような光電変換装置じおいては、上記実施例１と同
様、例えば、フォトダイオードの面積を２１μｍ×２１
μｍとし、ＭＯＳトランジスタのＷ％Ｌをそれぞれ２１
μｍ、１０ｕｍとすると、 フォトダイオード部の容量 ８０００人 ＝ ０．０５８ ［ｐＦ］ ＭＯＳトランジスタの容量 雪 ０．４４２ ［ｐＦ］ となり、残像は０．０５８７（０，０５８＋０．４４２
＞・１７８、．８少する。
様、例えば、フォトダイオードの面積を２１μｍ×２１
μｍとし、ＭＯＳトランジスタのＷ％Ｌをそれぞれ２１
μｍ、１０ｕｍとすると、 フォトダイオード部の容量 ８０００人 ＝ ０．０５８ ［ｐＦ］ ＭＯＳトランジスタの容量 雪 ０．４４２ ［ｐＦ］ となり、残像は０．０５８７（０，０５８＋０．４４２
＞・１７８、．８少する。
に減
ここで、上述の製造工程の説明における各層の膜厚は一
例であって、センサの材料や用途によって任意に変更で
きる。このとき、Ｃ１とＣＰの容量比を１：１に設定す
れば残像が１／２に減少し、Ｃ１１の比を大きくすれば
残像はさらに減少することは前述のとおりである。従っ
てｃ ａ ＞ ｃ ｐという容量関係にすれば、本発明
の効果が十分に発揮される。
例であって、センサの材料や用途によって任意に変更で
きる。このとき、Ｃ１とＣＰの容量比を１：１に設定す
れば残像が１／２に減少し、Ｃ１１の比を大きくすれば
残像はさらに減少することは前述のとおりである。従っ
てｃ ａ ＞ ｃ ｐという容量関係にすれば、本発明
の効果が十分に発揮される。
また、コンデンサに固定電圧を印加した電極４０６は、
本実施例ではフォトダイオードに固定電圧を印可した電
極と共通になっているが、両者を別々に形成しても本発
明の効果には何ら影響しない。
本実施例ではフォトダイオードに固定電圧を印可した電
極と共通になっているが、両者を別々に形成しても本発
明の効果には何ら影響しない。
なお、フォトダイオードとＭＯＳトランジスタを基板上
に垂直に配置したのは素子面積を小型化するためであり
、横方向に配置することも可能である。
に垂直に配置したのは素子面積を小型化するためであり
、横方向に配置することも可能である。
なお、非晶質材料としてはａ−３ｉをはじめａ−３ｉＧ
ｅ、ａ−３ｉＣ，ａ−ＳｉＣＧｅ。
ｅ、ａ−３ｉＣ，ａ−ＳｉＣＧｅ。
ａ−Ｓｅ等を使用することができる。
また、絶縁膜は、捕獲準位密度が少ないものであればＳ
ｉＯ□に限るものではなく、ＳｉＮ。
ｉＯ□に限るものではなく、ＳｉＮ。
５ｉＯＮ等でよく比較的誘電率の高い絶ａｌＩＩであれ
ばよい。
ばよい。
［発明の効果］
以上説明したように、本発明によれば、非晶質材料によ
り形成されたフォトダイオードを光電変換素子として使
用した光電変換装置において従来発生していた残像現象
を、特別な回路や素子を用いることなく（従って構造や
製造プロセスを複雑化することなく）、効果的に減少さ
せることができる。
り形成されたフォトダイオードを光電変換素子として使
用した光電変換装置において従来発生していた残像現象
を、特別な回路や素子を用いることなく（従って構造や
製造プロセスを複雑化することなく）、効果的に減少さ
せることができる。
さらに、ＭＩＳ）−ランジスタとフォトダイオードを同
一基板上に垂直方向に配置したことにより、素子面積の
縮小を可能とすることができる。
一基板上に垂直方向に配置したことにより、素子面積の
縮小を可能とすることができる。
また、電荷を蓄積できる容量が増加したため、フォトダ
イオード印加された逆バイアス電圧を固定して考えると
、ＭＩＳ容量の増加分だけ高照度側にダイナよツクレン
ジが拡大した効果も期待できる。
イオード印加された逆バイアス電圧を固定して考えると
、ＭＩＳ容量の増加分だけ高照度側にダイナよツクレン
ジが拡大した効果も期待できる。
第１図は本発明の第１の実施例に係る光電変換装置の等
価回路図、第２図は本発明の第１実施例としてのフォト
センサの光電変換部の工程断面図、第３図は本発明の第
２の実施例による光電変換部の回路図、第４図は本発明
の第２実施例としてのフォトセンサの光電変換部の工程
断面図、第４図は本発明による付加容量の大きさと残像
の改善率を表わす図、第５図は残像量とＣ，／ＣＰとの
関係を示す図、第６図は従来の光電変換装置のの等価回
路図、第７図（ａ）、（ｂ）はそれぞれ従来のｐｎ型非
晶質シリコンフォトダイオードの模式的側面図及びリセ
ット後のキャリアエネルギー分布図である。 ！・・・非晶質を材料としたフォトダイオード、３・・
・ＭＩＳトランジスタのチャネル容量、７０１・・・リ
セットで消去された電子、７０２・・・リセットで消去
された正孔、７０３・・・リセットしきれず残った捕獲
準位密度中の電子。 第 図 第 ２ ス 第 図 第 図 Ｃａ／Ｃｐ 第 図 第 図（ａ） 第 図（ｂ） キャリアエネルギー密度
価回路図、第２図は本発明の第１実施例としてのフォト
センサの光電変換部の工程断面図、第３図は本発明の第
２の実施例による光電変換部の回路図、第４図は本発明
の第２実施例としてのフォトセンサの光電変換部の工程
断面図、第４図は本発明による付加容量の大きさと残像
の改善率を表わす図、第５図は残像量とＣ，／ＣＰとの
関係を示す図、第６図は従来の光電変換装置のの等価回
路図、第７図（ａ）、（ｂ）はそれぞれ従来のｐｎ型非
晶質シリコンフォトダイオードの模式的側面図及びリセ
ット後のキャリアエネルギー分布図である。 ！・・・非晶質を材料としたフォトダイオード、３・・
・ＭＩＳトランジスタのチャネル容量、７０１・・・リ
セットで消去された電子、７０２・・・リセットで消去
された正孔、７０３・・・リセットしきれず残った捕獲
準位密度中の電子。 第 図 第 ２ ス 第 図 第 図 Ｃａ／Ｃｐ 第 図 第 図（ａ） 第 図（ｂ） キャリアエネルギー密度
Claims (6)
- （１）非晶質材料を用いたフォトダイオードと、該非晶
質材料よりも捕獲準位密度が少ない材料を絶縁ゲート膜
として用いたＭＩＳトランジスタとを少なくとも有し、
当該ＭＩＳトランジスタのゲート電極と当該フォトダイ
オードとを電気的に接続したことを特徴とする光電変換
装置 - （２）前記絶縁ゲート膜による前記ＭＩＳトランジスタ
の電気容量の大きさが、前記フォトダイオードの蓄積容
量と同じ若しくは該フォトダイオードの蓄積容量よりも
大きいことを特徴とする請求項１に記載の光電変換装置 - （３）前記ＭＩＳトランジスタと前記フォトダイオード
とが同一の基体上に作成されたことを特徴とする請求項
１または２に記載の光電変換装置 - （４）前記ＭＩＳトランジスタと前記フォトダイオード
とが、前記基体の表面に垂直な方向に配置されたことを
特徴とする請求項３に記載の光電変換装置 - （５）前記非晶質材料が非晶質シリコンであることを特
徴とする請求項１〜４に記載の光電変換装置 - （６）前記フォトダイオードがｐｉｎ構造を有すること
を特徴とする請求項１〜５に記載の光電変換装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324576A JPH03185762A (ja) | 1989-12-14 | 1989-12-14 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324576A JPH03185762A (ja) | 1989-12-14 | 1989-12-14 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185762A true JPH03185762A (ja) | 1991-08-13 |
Family
ID=18167360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1324576A Pending JPH03185762A (ja) | 1989-12-14 | 1989-12-14 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185762A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023074120A1 (ja) * | 2021-10-29 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
-
1989
- 1989-12-14 JP JP1324576A patent/JPH03185762A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023074120A1 (ja) * | 2021-10-29 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467858B2 (ja) | 光電変換素子 | |
| US6346700B1 (en) | Delta-doped hybrid advanced detector for low energy particle detection | |
| JP4127416B2 (ja) | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ | |
| CN108281454B (zh) | 一种基于二维材料薄膜/绝缘层/半导体结构的电荷耦合器件 | |
| JP7526528B2 (ja) | 誘電体層応答に基づく電界効果トランジスタ光検出器 | |
| JPS63503266A (ja) | グレーデッドギャップ反転層フオトダイオードアレイ | |
| CN108231817A (zh) | 一种基于二维材料/绝缘层/半导体结构的低功耗电荷耦合器件 | |
| CN108281455B (zh) | 一种带有雪崩增益的电荷耦合器件 | |
| US4589003A (en) | Solid state image sensor comprising photoelectric converting film and reading-out transistor | |
| US4467340A (en) | Pre-multiplexed Schottky barrier focal plane | |
| CN108054180A (zh) | 一种基于石墨烯/绝缘层/半导体结构的电荷耦合器件 | |
| US5101255A (en) | Amorphous photoelectric conversion device with avalanche | |
| CN114613873B (zh) | 晶体管型光电探测器及其制备方法 | |
| CN108281483A (zh) | 一种基于二维半导体薄膜/绝缘层/半导体结构的电荷耦合器件 | |
| US4980736A (en) | Electric conversion device | |
| JPH03185879A (ja) | 光電変換装置 | |
| JPH0334667B2 (ja) | ||
| JPH03185762A (ja) | 光電変換装置 | |
| JPH077844B2 (ja) | 静電誘導型半導体光電変換装置 | |
| JPH03185763A (ja) | 光電変換装置 | |
| JP3303571B2 (ja) | 赤外線検出器及び赤外線検出器アレイ | |
| Vul et al. | Photodetectors based on metal-tunnel insulator-semiconductor structures | |
| Mohamad et al. | Effects of oxide layers and metals on photoelectric and optical properties of Schottky barrier photodetector | |
| EP0276683A2 (en) | Photoelectric conversion device | |
| JPS6341227B2 (ja) |