JPH03185826A

JPH03185826A - 半導体装置の製造方法

Info

Publication number: JPH03185826A
Application number: JP32380389A
Authority: JP
Inventors: Soichiro Otani; 聡一郎大谷
Original assignee: Nippon Mining Co Ltd
Current assignee: Eneos Corp
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1991-08-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体基板の表面にゲート電極などの微細な
電極をリフトオフ法により形成する半導体装置の製造方
法に関するものである。

［従来の技術］高周波用電界効果トランジスタのゲート電極などの微細
な金属電極（幅が１μｍ以下）をリフトオフ法を用いて
形成するためには、そのマスクに逆テーパ状の開口部を
再現性よく形成することが必要である。

従来、マスクとして、スペーサーと呼ばれる絶縁膜をレ
ジスト膜とともに用いるリフトオフ法が知られている。

この従来技術を、第２図（ａ）〜（ｃｌ）を用いて説明
する。

半導体基板１上に絶縁膜２を堆積し、その上にフォトリ
ソグラフィ技術により開口部４を設けたレジスト膜３を
形成する。（第２図（ａ））レジストＭ３をマスクとし
て異方性ドライエツチングを行ない、開口部４の絶縁膜
２を除去し、半導体基板１を露出させる。（第２図（ｂ
））リフトオフを容易化すると共に電界効果トランジスタの
特性を制御するために、開口部４の絶縁膜２の側面をウ
ェットエツチングによりレジスト膜３の側面よりも一定
量後退させ、半導体基板ｌ側の開口幅がレジスト膜３の
それよりも広い形状（逆テーバ状）とする。（第２図（
Ｃ））最後に、金属膜を堆積し、レジスト３を溶解除去により
開口部４以外の金属膜を除去（リフトオフ）することで
所望の電極５を形成することができる。（第２図（ｄ）
）〔発明が解決しようとする課題〕しかしながら、上記の異方性ドライエツチングにおいて
は、エツチング条件によってはポリマーと呼ばれる有機
高分子物質が開口部の側面および半導体表面に不均一に
堆積することが知られている。特に絶縁膜として酸化シ
リコン膜（Ｓ　ｉ　Ｏ，）を用いた場合、レジスト膜や
半導体基板に対して大きなエツチング選択比が得られる
ＣＦ４＋Ｈ，、ＣＨＦ、ガスを用いるため、このような
ポリマーの堆積がより顕著となる。

このため、露出した半導体基板上に堆積したポリマーが
、電極と半導体基板とのコンタクトを阻害するという問
題がある。

この問題を解決するために、■エツチング条件を制御す
ることによりポリマーの堆積を減らしたり、■酸素アッ
シング等によってポリマーを除去することが知られてい
る。

ところが、■ポリマーの堆積を減らすためのエツチング
条件と、レジスト膜および半導体基板に対して大きな選
択比が得られるエツチング条件とは通常一致しない。そ
の結果、よりすぐれた半導体装置の特性を得るために微
細な電極を形成したり、集積度の向上にしたがい開口部
の寸法精度を上げる場合、ポリマーの堆積を減らすこと
は困難である。

また、■酸素アッシング等によってポリマーを除去する
場合、酸素アッシングを行うとポリマーが酸化除去され
るだけではなく、レジスト膜まで除去されて寸法が大き
く変わるため、微細な電極を寸法精度よく形成すること
は不可能である。

本発明は上記の問題点を解決したもので、その目的は、
半導体表面とのコンタクトに優れ、寸法精度に優れた微
細な電極の製造方法を提供することにある。

〔課題を解決するための手段および作用〕本発明者は、
稲々の実験から上記ポリマーは半導体の表面が絶縁膜で
被われているときには発生せず、半導体の表面が露出し
ているときに発生することを見出した。これにより、異
方性ドライエツチングを半導体表面が露出する以前に中
止し、残った絶縁膜をウェットエツチングで除去するこ
とにより、ポリマーの堆積することのない開口部を作成
できると着想した。

本発明による半導体装置の製造方法は、半導体基板上に
絶縁膜を形成し該絶縁膜上に所定領域を開口したレジス
ト膜を形成する第１の工程と、前記所定領域の絶縁膜を
前記半導体基板が露出しない所定の膜厚を残して異方性
ドライエツチングする第２の工程と、前記所定領域の残
された絶縁膜をウェットエツチングによって除去する第
３の工程と、前記ウェットエツチングによって露出した
前記半導体基板上に電極を形成する第４の工程とからな
るものである。

前記絶縁膜は、例えば酸化シリコン膜や窒化シリコン膜
であり、一般にプラズマＣＶＤ法またはスパッタ法によ
り形成される。

前記異方性ドライエツチング技術は、半導体基板の主面
に垂直な方向に選択的なエツチングを行なう技術で、反
応性スパッタエツチング法や、反応性イオンエツチング
法等を含む。絶縁膜をエツチングするガスとしては、例
えばＣＦ４＋　Ｈ，、ＣＨＦ、ＣＨＦ、千手活性ガスの
ような大きな選択比の得られるものを用いる。

これらのガスで酸化物からなる絶縁膜をエツチングする
場合、エツチング中に発生するポリマーがレジスト膜上
に堆積すると同時に、酸化物からなる絶縁膜がエツチン
グされている間に発生する活性な酸素原子により、有機
物からなるポリマーは分解され堆積されない。また、活
性な酸素原子によるポリマーの分解がなくてもドライエ
ツチングの途中であるため、絶縁膜の表面に堆積してい
るポリマーは、次工程のウェットエツチングで残った絶
縁膜を除去するときにリフトオフされて半導体基板上に
は残らない。

前記ウェットエツチングは、ＨＦ−ＮＨ，Ｆ水溶液など
のエツチング液により前記絶縁膜を化学的に溶解除去す
る技術である。

【実施例〕

本発明の一実施例としてＧａＡｓ＠界効果トランジスタ
のショットキーゲート電極の形成方法を、第１図（ａ）
〜（ｄ）を用いて以下に説明する。

第１図（ａ）に示す第１の工程のおいて、ＧａＡｓから
なる半導体基板ｌ上に、ＲＦスパッタ法により堆積した
膜厚０．５μｍの酸化シリコンからなる絶縁膜２を形成
する。そして、絶縁膜２上に通常のフォトリソグラフィ
法により幅１μｍの開口部４を形成したレジスト膜３（
膜厚は０．５μｍ）を形成する。

第１図（ｂ）に示す第２の工程のおいて、開口部４の絶
縁膜２を約５０ｎｍの膜厚を残し異方性ドライエツチン
グする。異方性ドライエツチングは、平行平板型反応性
イオンエツチング装置を用い、エツチングガスはＣＨＦ
、＋Ａｒ（流量比Ａｒ／ＣＨＦ、はＯ〜１０、圧力は６
〜１２Ｐａ）であり、高周波パワーは３５０〜６００Ｗ
である。この工程では、開口部４に残された絶縁膜２′
上にはポリマーは堆積しない。

残された絶縁膜２′の膜厚は、−数的には絶縁膜２の膜
厚の１０％程度（５％以上１５％以下）である。半導体
基板１の表面を全く露出させないためには、異方性ドラ
イエツチングの面内バラツキ以上の膜厚を残す必要があ
る。一方、この膜厚が大きいと、次工程のウェットエツ
チングのバラツキが大きいため、開口部４の形状精度が
悪化する。

第１図（Ｃ）に示す第３の工程のおいて、ＨＦ−ＮＨ，
Ｆ水溶液を用いて開口部４に残された絶縁膜２′　を完
全にエツチングする。これにより半導体基板１が露出し
、また、開口部４の側面にあたる絶縁膜２がレジスト膜
３より後退しリフトオフが容易な逆テーバ状の開口部４
′が形成される。

第１図（ｄ）に示す第４の工程のおいて、半導体基板１
とショットキー接合を形成するＴｉ／　Ｐ　ｔ　／　Ａ
　ｕの金属層（膜厚約２０ｎｍ）を形成後、レジスト膜
３を溶解除去することで、電極５を形成する。この結果
、半導体基板１の表面にはポリマー等の電極５とのコン
タクトを阻害するものはなく、良好なコンタクトが得ら
れる。

なお、半導体基板１としてＧａＡｓを使用したが、Ｓｉ
でも同様に実施することが可能である。また、絶縁膜２
として酸化シリコン膜を用いた場合の実施例を示してい
るが、リン等をドープした酸化シリコン膜や窒化シリコ
ン膜でも可能である。

異方性ドライエツチングに用いるガスとして本実施例で
は、ＣＨＦ、＋Ａｒを用いた場合を示しているが、Ａｒ
の代わりにＨｅ等の他の不活性ガスを用いたり、ＣＦ４
＋Ｈ，やＣＨＦ、のみでも同様に行うことができる。

〔発明の効果〕

以上説明したように、本発明による半導体装置の製造方
法は、半導体基板上に絶縁膜を形成し該絶縁膜上に所定
領域を開口したレジスト膜を形成する第１の工程と、前
記所定領域の絶縁膜を前記半導体基板が露出しない所定
の膜厚を残して異方性ドライエツチングする第２の工程
と、前記所定領域の残された絶縁膜をウェットエツチン
グによって除去する第３の工程と、前記ウェットエツチ
ングによって露出した前記半導体基板上に電極を形成す
る第４の工程とからなるものである。

したがって、本発明によれば半導体表面および絶縁膜上
にポリマーが堆積せず、かつ、寸法精度に優れた開口部
が形成される。これにより、半導体基板と良好なコンタ
クトが得られ、かつ所望の寸法を持った電極の形成が可
能となる。

さらに本発明によれば、ポリマーの除去に特別なプロセ
スを必要としないため、プロセスの簡略化が可能となり
、また開口部の大きさに影響を与える工程がフォトリソ
グラフィ工程およびドライエツチング工程のみであり、
開口部の寸法制御性を向上させることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの断面図、第２図（ａ）〜（ｃｌ）は従来の技術の工程を説明する
ための断面図である。図において、１・・・半導体基板、２．２″・・・絶縁膜、３・・・
レジスト膜、４．４′・・・開口部、５・・・電極。第１図

Claims

【特許請求の範囲】

（１）半導体基板上に絶縁膜を形成し該絶縁膜上に所定
領域を開口したレジスト膜を形成する第１の工程と、前
記所定領域の絶縁膜を前記半導体基板が露出しない所定
の膜厚を残して異方性ドライエッチングする第２の工程
と、前記所定領域の残された絶縁膜をウェットエッチン
グによって除去する第３の工程と、前記ウェットエッチ
ングによって露出した前記半導体基板上に電極を形成す
る第４の工程とを有することを特徴とする半導体装置の
製造方法。
（２）前記異方性ドライエッチングにおいて、エッチン
グガスとしてＣＦ＿４＋Ｈ＿２、ＣＨＦ＿３およびＣＨ
Ｆ＿２＋不活性ガスのうちいずれか１つを用いることを
特徴とした特許請求の範囲第１項記載の半導体装置の製
造方法。