JPH03186020A - 終端回路 - Google Patents
終端回路Info
- Publication number
- JPH03186020A JPH03186020A JP32494189A JP32494189A JPH03186020A JP H03186020 A JPH03186020 A JP H03186020A JP 32494189 A JP32494189 A JP 32494189A JP 32494189 A JP32494189 A JP 32494189A JP H03186020 A JPH03186020 A JP H03186020A
- Authority
- JP
- Japan
- Prior art keywords
- termination
- diodes
- rectifying element
- terminating
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子機器等における伝送線路の終端回路に関
するものである。
するものである。
第２図は従来の終端回路の電気回路図であり、この終端
回路はダイオードによって構成されるものである。第２
図において、ＤＩ及びＤ２は終端用ダイオード、１は伝
送線路３に信号を駆動させるドライバ回路、２は伝送線
路３の受信端４のレシーバ回路である。ダイオードＤｉ
は電源Ｖｃｃと伝送線路３間に逆方向に接続され、ダイ
オードＤ２はグランドＧＮＤと伝送線路３間に逆方向に
接続されている。
回路はダイオードによって構成されるものである。第２
図において、ＤＩ及びＤ２は終端用ダイオード、１は伝
送線路３に信号を駆動させるドライバ回路、２は伝送線
路３の受信端４のレシーバ回路である。ダイオードＤｉ
は電源Ｖｃｃと伝送線路３間に逆方向に接続され、ダイ
オードＤ２はグランドＧＮＤと伝送線路３間に逆方向に
接続されている。
第３図は別の従来の終端回路の電気回路図であり、この
終端回路は抵抗によって構成されるものである。第３図
において、終端用抵抗Ｒ１は電源ＶＣＣと伝送線路３間
に接続され、終端用抵抗Ｒ２はグランドＧＮＤと伝送線
路３間に接続されている。
終端回路は抵抗によって構成されるものである。第３図
において、終端用抵抗Ｒ１は電源ＶＣＣと伝送線路３間
に接続され、終端用抵抗Ｒ２はグランドＧＮＤと伝送線
路３間に接続されている。
また、参考として第２図に示すダイオードＤ１゜Ｄ２や
第３図に示す抵抗Ｒ１，Ｒ２が設けられていない無終端
の場合の受信端４における伝送信号の波形を第４図に示
す。
第３図に示す抵抗Ｒ１，Ｒ２が設けられていない無終端
の場合の受信端４における伝送信号の波形を第４図に示
す。
次にこれらの従来例の動作について説明する。
長い伝送線路３を駆動する場合、その終端がインピーダ
ンス整合されていないと反射波を生じ様々な雑音を発生
させる（第４図参照）。特に反射波は雑音の第一次要因
となり、受信端４であるレシーバ回路２が何回も反転動
作する等思わぬトラブルを生じる。終端されていない伝
送線路に発生するリンギングを防止するため特性インピ
ーダンスで終端することが通常行われる。第３図は抵抗
ｎ１・８１ Ｒ１，Ｒ２の並列抵抗値（Ｒ＝ ）がおよＲ−↑
Ｒ１ そ特性インピーダンスＺに整合し、直流電位が回路論理
の“Ｈ”レベルの少し上にくるように選ばれる。これに
よって伝送信号のリンギングを防止できるが伝送線路３
を構成するケーブルの特性インピーダンスは例えば１０
０Ω〜２００Ω程度と小さいため抵抗Ｒ１，Ｒ２による
消費電力が大きくなるため（の電流がドライバ・オフ時
Ｒ１↑Ｉｌｌ にも流れる）第２図に示すようにダイオードＤＩ。
ンス整合されていないと反射波を生じ様々な雑音を発生
させる（第４図参照）。特に反射波は雑音の第一次要因
となり、受信端４であるレシーバ回路２が何回も反転動
作する等思わぬトラブルを生じる。終端されていない伝
送線路に発生するリンギングを防止するため特性インピ
ーダンスで終端することが通常行われる。第３図は抵抗
ｎ１・８１ Ｒ１，Ｒ２の並列抵抗値（Ｒ＝ ）がおよＲ−↑
Ｒ１ そ特性インピーダンスＺに整合し、直流電位が回路論理
の“Ｈ”レベルの少し上にくるように選ばれる。これに
よって伝送信号のリンギングを防止できるが伝送線路３
を構成するケーブルの特性インピーダンスは例えば１０
０Ω〜２００Ω程度と小さいため抵抗Ｒ１，Ｒ２による
消費電力が大きくなるため（の電流がドライバ・オフ時
Ｒ１↑Ｉｌｌ にも流れる）第２図に示すようにダイオードＤＩ。
Ｄ２−を用いて伝送線路３の反射を抑える回路が使用さ
れる。これは受信端に電源ＶｃｃとグランドＧＮＤに向
かって終端用ダイオードＤＩ、Ｄ２を接続するものであ
る。これは伝送信号電位が電源Ｖｃｃの電圧より上にな
る部分はダイオードＤ１が抑え、グランドＧＮＤより下
になる部分はダイオードＤ２が防止するため反射が生じ
なくなるという原理によっている。すなわち特性インピ
ーダンスの整合は考えていないが、ドライバ・オフの時
には電流が流れないため消費電力を小さくできる効果が
ある。
れる。これは受信端に電源ＶｃｃとグランドＧＮＤに向
かって終端用ダイオードＤＩ、Ｄ２を接続するものであ
る。これは伝送信号電位が電源Ｖｃｃの電圧より上にな
る部分はダイオードＤ１が抑え、グランドＧＮＤより下
になる部分はダイオードＤ２が防止するため反射が生じ
なくなるという原理によっている。すなわち特性インピ
ーダンスの整合は考えていないが、ドライバ・オフの時
には電流が流れないため消費電力を小さくできる効果が
ある。
従来の終端回路は以上のように構成されているので、リ
ンギングレベルの調整が不可能であり、このため反射波
のレベルを制御することができない問題点があった。す
なわちダイオードの順方向電圧をＶとすると信号電位Ｓ
はＶｃｃ＋ｖ以下でＧ、、−ｖ以上の範囲にしか抑える
ことができない。
ンギングレベルの調整が不可能であり、このため反射波
のレベルを制御することができない問題点があった。す
なわちダイオードの順方向電圧をＶとすると信号電位Ｓ
はＶｃｃ＋ｖ以下でＧ、、−ｖ以上の範囲にしか抑える
ことができない。
すなわち雑音余裕の少ないディジタル伝送路での順方向
電圧ｖ （＝ ０．７Ｖ）は無視できない。
電圧ｖ （＝ ０．７Ｖ）は無視できない。
この発明は上記のような問題点を解消するためになされ
たもので、反射波のレベルを制御することができる終端
回路を得ることを目的とする。
たもので、反射波のレベルを制御することができる終端
回路を得ることを目的とする。
この発明に係る終端回路は、終端用整流素子（終端用ダ
イオードＤＩ、Ｄ２）による順方向電圧を他の整流素子
（ダイオードＤ３．Ｄ４）により相殺するように受信端
４に接続したことを特徴とするものである。
イオードＤＩ、Ｄ２）による順方向電圧を他の整流素子
（ダイオードＤ３．Ｄ４）により相殺するように受信端
４に接続したことを特徴とするものである。
終端用整流素子（終端用ダイオードＤＩ、Ｄ２）による
順方向電圧は−の整流素子（ダイオードＤ３’、Ｄ４）
により相殺される。したがって受信端４における信号の
リンギングレベルが小さくなる。
順方向電圧は−の整流素子（ダイオードＤ３’、Ｄ４）
により相殺される。したがって受信端４における信号の
リンギングレベルが小さくなる。
第１図はこの発明の一実施例に係る終端回路の電気回路
図である。第１図において、第２図に示す構成要素に対
応するものには同一の符号を付し、その説明を省略する
。第１図において、Ｄ３゜Ｄ４は終端用ダイオード（終
端用整流素子）Ｄｌ。
図である。第１図において、第２図に示す構成要素に対
応するものには同一の符号を付し、その説明を省略する
。第１図において、Ｄ３゜Ｄ４は終端用ダイオード（終
端用整流素子）Ｄｌ。
Ｄ２による順方向電圧を相殺するための電圧調整用ダイ
オード（他の整流素子）、Ｒ３は抵抗、Ｃはコンデンサ
である。電源ＶｃｃとグランドＧＮＤ間にはダイオード
Ｄ３と抵抗Ｒ３とダイオードＤ４との直列回路が接続さ
れている。ダイオードＤ３とダイオードＤ４は順方向に
接続されている。
オード（他の整流素子）、Ｒ３は抵抗、Ｃはコンデンサ
である。電源ＶｃｃとグランドＧＮＤ間にはダイオード
Ｄ３と抵抗Ｒ３とダイオードＤ４との直列回路が接続さ
れている。ダイオードＤ３とダイオードＤ４は順方向に
接続されている。
次にこの実施例の動作について説明する。今ダイオード
ＤＩ−Ｄ４の順方向電圧をＶとする。伝送信号の“Ｈ”
レベルでのリンギングが電位（Ｖｃｃ−ｖ＋ｖ）を超え
るとダイオードｐ１が導通ずるため、これを流れる電流
はコンデンサＣを充電する。すなわち信号レベルはＶｃ
ｃレベルから離れない電位でリンギングを抑えることに
なる。
ＤＩ−Ｄ４の順方向電圧をＶとする。伝送信号の“Ｈ”
レベルでのリンギングが電位（Ｖｃｃ−ｖ＋ｖ）を超え
るとダイオードｐ１が導通ずるため、これを流れる電流
はコンデンサＣを充電する。すなわち信号レベルはＶｃ
ｃレベルから離れない電位でリンギングを抑えることに
なる。
一方伝送信号の″Ｌ′″レベルでのリンギング（アンダ
ーシュート）は電位（ＧＮＤ＋ｖ−ｖ）を超えるとダイ
オードＤ２が導通するため、これを流れる電流は伝送線
路３のストレイ・キャパシタンスを充電する。すなわち
信号レベルはＧＮＤレベルから離れない電位でリンギン
グを抑えることになる。また伝送線路３の特性インピー
ダンスと終端の整合を考えないダイオード終端方式であ
るため抵抗Ｒ３を大きくでき、ドライバ・オフ時の消費
１ｉｆｉ （” −””’−ｖ（” ） ハｍ視ｉ”
ｔｋ ４ ＊３ このように上記実施例の終端回路は、電圧調整用ダイオ
ードＤ３．Ｄ４により電源電位を降下あるいは上昇させ
、終端用ダイオードＤＩ、Ｄ２のクランプレベルを調整
するようにしたものである。
ーシュート）は電位（ＧＮＤ＋ｖ−ｖ）を超えるとダイ
オードＤ２が導通するため、これを流れる電流は伝送線
路３のストレイ・キャパシタンスを充電する。すなわち
信号レベルはＧＮＤレベルから離れない電位でリンギン
グを抑えることになる。また伝送線路３の特性インピー
ダンスと終端の整合を考えないダイオード終端方式であ
るため抵抗Ｒ３を大きくでき、ドライバ・オフ時の消費
１ｉｆｉ （” −””’−ｖ（” ） ハｍ視ｉ”
ｔｋ ４ ＊３ このように上記実施例の終端回路は、電圧調整用ダイオ
ードＤ３．Ｄ４により電源電位を降下あるいは上昇させ
、終端用ダイオードＤＩ、Ｄ２のクランプレベルを調整
するようにしたものである。
なお、上記実施例では、ダイオードＤ１及びＤ４が１個
の場合について説明したが、複数個直列接続することに
よってリンギング（オーバシュート及びアンダーシュー
ト）レベルを制御することができる。また、第１図〜第
３図において、伝送線が１本の場合について図示してい
るが、通常は複数本で構成される。例えばデータバス、
アドレスバス、タイミングバス等は複数本の信号線で構
成される。また、ダイオードＤ１〜Ｄ４はダイオードに
限らず、同等の整流の機能を有する非線形素子であれば
同様の効果を奏する。
の場合について説明したが、複数個直列接続することに
よってリンギング（オーバシュート及びアンダーシュー
ト）レベルを制御することができる。また、第１図〜第
３図において、伝送線が１本の場合について図示してい
るが、通常は複数本で構成される。例えばデータバス、
アドレスバス、タイミングバス等は複数本の信号線で構
成される。また、ダイオードＤ１〜Ｄ４はダイオードに
限らず、同等の整流の機能を有する非線形素子であれば
同様の効果を奏する。
以上のように本発明によれば、終端用整流素子による順
方向電圧を他の整流素子により相殺するように受信端に
接続して構成したので、終端用整流素子のクランプレベ
ルが別の整流素子の順方向電圧降下を利用して調整でき
るようになり、これにより伝送線路の信号のリンギング
レベルを小さくでき、したがって反射波のレベルを制御
することができ、反射波及びクロストークが抑えられた
良い伝送特性を得られるという効果がある。
方向電圧を他の整流素子により相殺するように受信端に
接続して構成したので、終端用整流素子のクランプレベ
ルが別の整流素子の順方向電圧降下を利用して調整でき
るようになり、これにより伝送線路の信号のリンギング
レベルを小さくでき、したがって反射波のレベルを制御
することができ、反射波及びクロストークが抑えられた
良い伝送特性を得られるという効果がある。
第１図はこの発明の一実施例に係る終端回路の電気回路
図、第２図及び第３図は従来の終端回路の電気回路図、
第４図は無終端の場合の受信端における伝送信号の波形
図である。 ３・・・伝送線路、４・・・受信端、Ｄｌ。 Ｄ２・・・終端用ダイオード（終端用整流素子）、Ｄ３
．Ｄ４・・・電圧調整用ダイオード（他の整流素子）。
図、第２図及び第３図は従来の終端回路の電気回路図、
第４図は無終端の場合の受信端における伝送信号の波形
図である。 ３・・・伝送線路、４・・・受信端、Ｄｌ。 Ｄ２・・・終端用ダイオード（終端用整流素子）、Ｄ３
．Ｄ４・・・電圧調整用ダイオード（他の整流素子）。
Claims (1)
- 伝送線路における受信端に終端用整流素子を接続して伝
送線路の反射を抑えるようにした終端回路において、上
記終端用整流素子による順方向電圧を相殺するための他
の整流素子を上記受信端に接続したことを特徴とする終
端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32494189A JPH03186020A (ja) | 1989-12-15 | 1989-12-15 | 終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32494189A JPH03186020A (ja) | 1989-12-15 | 1989-12-15 | 終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03186020A true JPH03186020A (ja) | 1991-08-14 |
Family
ID=18171335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32494189A Pending JPH03186020A (ja) | 1989-12-15 | 1989-12-15 | 終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03186020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503004A (ja) * | 2001-06-13 | 2005-01-27 | 株式会社ソニー・コンピュータエンタテインメント | 低電力クロック分配方法 |
| US7863961B2 (en) | 2004-09-30 | 2011-01-04 | Yazaki Corporation | Vehicle communication system |
-
1989
- 1989-12-15 JP JP32494189A patent/JPH03186020A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503004A (ja) * | 2001-06-13 | 2005-01-27 | 株式会社ソニー・コンピュータエンタテインメント | 低電力クロック分配方法 |
| US7863961B2 (en) | 2004-09-30 | 2011-01-04 | Yazaki Corporation | Vehicle communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239559A (en) | Terminator method and apparatus | |
| EP0515097A1 (en) | Bus transceiver | |
| US6664821B2 (en) | Line driver with current source output and low sensitivity to load variations | |
| US5422608A (en) | Adaptive transmission line termination | |
| US5227677A (en) | Zero power transmission line terminator | |
| JPH07202947A (ja) | 信号伝送回路 | |
| EP0186385A2 (en) | Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise | |
| JPS6331984B2 (ja) | ||
| JPH03186020A (ja) | 終端回路 | |
| US5485107A (en) | Backplane driver circuit | |
| US4912724A (en) | Bidirectional bus arrangement for a digital communication system | |
| CN1099178C (zh) | 带有可控振幅发射电路的总线耦合器 | |
| EP0297932B1 (en) | Bus transmitter having controlled trapezoidal slew rate | |
| US6665399B1 (en) | High-efficiency line driver | |
| JPH0514240A (ja) | 信号伝送回路 | |
| JP3008873B2 (ja) | 信号伝送装置 | |
| JP2000101409A (ja) | ノイズ抑圧回路 | |
| US6531901B2 (en) | High-speed bus capable of effectively suppressing a noise on a bus line | |
| US6018549A (en) | Selectable multi-protocol cable termination | |
| US6259298B1 (en) | Method and an arrangement for adapting from a DC point of view a first circuit to at least one second circuit | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| JPS611150A (ja) | リンギング防止回路 | |
| JPH10247174A (ja) | バスシステム、及びそれを備えた情報処理装置 | |
| JPH06237253A (ja) | 信号伝送回路 | |
| JPH09200006A (ja) | 整形回路 |