JPH03186031A - 誤り訂正方式 - Google Patents

誤り訂正方式

Info

Publication number
JPH03186031A
JPH03186031A JP1325008A JP32500889A JPH03186031A JP H03186031 A JPH03186031 A JP H03186031A JP 1325008 A JP1325008 A JP 1325008A JP 32500889 A JP32500889 A JP 32500889A JP H03186031 A JPH03186031 A JP H03186031A
Authority
JP
Japan
Prior art keywords
bit
parity
error
errors
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1325008A
Other languages
English (en)
Inventor
Keiichi Iwamura
恵市 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1325008A priority Critical patent/JPH03186031A/ja
Publication of JPH03186031A publication Critical patent/JPH03186031A/ja
Priority to US08/284,289 priority patent/US5459741A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Multi Processors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は、光デイ、スフや光磁気ディスク、衛星通信等
の通信路において発生するデータの誤りを符号を用いて
検出・訂正する誤り訂正方式に関し、特にデータの同期
ずれによる誤りを検出・訂正する方式に関する6のであ
る。
【従来の技術】
データの誤りには、あるビットが0かも1或は1からO
に変化する誤りと、あるビットが抜けたり、余分なビッ
トが挿入されたりすることによる誤りとが考えられる。 以下では、ビットが0から1、または1から○に変化す
る誤りを単に誤りと呼び、それを訂正するための符号を
単に誤り符号と呼ぶこととし、これに対して、ビット抜
けまたはビット挿入による誤りを同期誤り、それを訂正
するための符号を同期誤り訂正符号と呼ぶこととする。 誤り訂正符号に関しては、今まで多くの研究が行なわれ
、ランダム誤りゃバースト誤りに対しては、これを訂正
するための優れた符号が提案されている。 しかしながら、従来のハミング距離的な考え方を用いる
訂正符号では、たとえ1ビツトのビット抜けまたはビッ
ト挿入であっても、それ以降のビットが全てずれてしま
うため、ビットずれ以降のビットが全て誤りとされる可
能性があり、誤り訂正能力の限界を越えてしまうため、
同期誤りに対しては有効な訂正を行なうことができなか
った。 従って、従来、同期誤りに対しては、訂正符号は用いず
、再同期を頻繁にとることによって、誤りの発生を防い
でいた。
【発明が解決しようとしている課題】
同期誤りは、その名の通り、データに対するクロック等
の同期がずれたときに起こるものと考えられる。このよ
うな誤りは、使用する通信系によっては単なる誤りより
多く発生する場合が考えられ、上述のごとき、再同期を
頻繁に取る方式は、全体の伝送効率を少なからず低下さ
せるとし)う欠点があった。 本発明は、上述の課題を解決し、簡単な符号を用いて同
期誤りが訂正可能な誤り訂正方式を提供することを目的
とする。 [課題を解決するための手段および作用]上記課題を解
決するために、本発明の誤り訂正方式は、送信されるデ
ータの各ビットに順次lずつ異なる重みを乗じて加えた
パリティを生成する第1パリティ生成手段と、受信した
データの各ビットに順次1ずつ異なる重みを乗じて加え
たパリティを生成する第2パリティ生成手段と、該第2
パリティ生成手段により生成されたパリティと、前記第
1パリティ生成手段により生成されたパリティとを比較
演算する演算手段と、前記演算手段の演算結果により送
信データに対する受信データの誤りを検出する検出手段
と、該検出手段の検出結果に従って、検出された誤りを
訂正する訂正手段とを備えることにより、1ビツトのビ
ット抜けやビット挿入によって発生する同期誤りを訂正
可能としたものである。 【実施例1 以下では1ビツトの同期誤りを訂正する符号を示す、同
期誤りにはビット抜けとビット挿入と力S考えられるが
、先ず1ビット抜けの場合につし)で説明する。 kビットの情報系列工を[I 、、 I 11−1+・
・・、工、。 ■、]として、送信側ではこの情報系列中の各ビットエ
、に重みlを乗じた次のパリティP+を付加して送信す
る。 P+=Σ111          (1)伝送中にあ
るビットエ、が抜けるビット抜けb1生じたとすれば、
受信側では次のに一1ビットの情報系列工°と(1)式
に示したパリティPtを受は取る。 I’  = [1,、Im−+、−・・IIJIIII
  IJ−II・・・、1..1.]l′からP+と同
様に、L+Ik−’+・・・、IJ+l+IJ−11・
・・、II、IIに、順にに、に−1,・・・、1を乗
じて加算し、Q、を計算する。このとき、I J−1以
降には、添え字より1大きい係数が掛けられ、次のよう
に計算される。 Q、=シエ、・ i+Σ−11・(i+1)ここでP、
 −Q、を計算すると、 (2) となる、ここで、ビット抜けが生じたIJがOで■、=
1であれば、j〉Σ−11より P + −Q + > Oである。従って、P+−Ql
の正負でビット抜けを起こした■4の値が分かる。 また、Pl−Ql≦O(IJ =O)のとき、I J−
1までの、値が1となるビットの総数を示し、■、から
数えて、 IP + ’−Q +11001のところか
らI、=Oのビット抜けによるビットずれが始まってい
ることが分かる。そこで、P r −Q +11001
の左にOを挿入すれば、ビット抜けIJが訂正される。 P+ −(1>Oの場合、pt −Q+ −1=j−1
−Σ−■1は11からI、−3までのビットずれを起こ
したOの総数を示す、(なぜなら、ビットずれを起こし
たビットの総数j−1から、1の総数である土工、を引
けば、Oの総数になる。) そこで、P+ −Q+−1個目の0の左に1を挿入すれ
ば■、=1によるビット抜けが訂正される。 次に1ビツト挿入の場合を考える。 送信側で情報系列として、前出のに一1ビットのI ’
 = [I−、L=−+、・・・+L*l+ IJ−1
+・・・、1..1.]とそのパリティとして次のPl
を送信したとする。 p、=ΣI 1(i−1)  +Σ“11・i    
 (4)この情報系列の伝送中に、I、が挿入されて、
受信側では前記のIを受は取ったと考えると、I = 
[Ii++L+−z・・・、L−1,IJ、L−1,・
・・、1..1.]であるから、Q1およびQ、−P、
が次のように表わされる。 (6)式において、■。 Q+−P+=−Σ丁 ■、=1ならば、 =Oならば、 ≦Oであり、 また。 Q+−P+=j−t−Σ−■、20である。 従って、Q +  P + < Oの場合はIJ =O
Ql −PI >0の場合はI、=1 であり、これらの場合は、(3)式と同様の議論により
、誤り位置を知り、そのビットを削除することによって
、ビット挿入による誤りを削除できる。 また、Q+−P+=Oの場合は、 Q、−pH=QかつI、=Oならば、 −Σl1=0より、  IJ−1=・・・=I+=0ま
た、Q+  P+=0かつI、=1ならば、Σ−J、=
j−1より、I、−1=・・・= I + = 1であ
るから、いずれの場合もIJ=・・・=I、となるので
、最下位ビットを削除すればよい。 以上により1ビツト挿入の誤りが訂正できる。 次に、同期誤りではなく、1ビツトの単なる誤りが生じ
た場合を考える。 送信側で情報系列を1とし、そのパリティとして(1)
式のPlを送信し、伝送中にビットIJに誤りeJが付
加され、I4+eJとなったものと考える。(e、はI
、が1のとき−1、工、が0のとき1と表わされる。) このとき、Ql及びQ、−P、は次のように計算される
。 Q、=Σ■、・ i + e J  ・ j     
 (7)Q+−P+=9.  ・ j        
   (8)ここで、eJは1か−lであるので、(8
)式より、Q、−P、の正負によってe、の値が分かり
、j=  IQI−pHによって、誤りの位置jが分か
る。よってこれを訂正すればよい。 このようにして、1ビツトの単なる誤りが訂正可能とな
る。 以上によって、(1)式に示したごとき情報系列中のビ
ット1.に重みiを掛けた本発明のパリティPlを用い
て、ビットの抜けやビットの挿入による1ビツトの同期
誤りと1ビツトの単なる誤りとが、訂正可能となった。 次に本発明を実際の回路を用いて実現する方法を示す。 第1図は、本発明の送信側で用いる符号器の構成を示す
図である。 同図において、情報系列工の各ビットエ、に、乗算器1
によって重みiを掛け、順にレジスタ2に加えられ、パ
リティP、が生成される。 生成されたパリティP、は、情報系列工とともに、不図
示の送信機を用いて送信される。 第2図は、本発明の受信側で、1ビツトの抜けが生じた
場合に用いる復号器の構成を示す図である。 前記送信機により送信された情報系列工に、伝送中1ビ
ツトの抜けが生じて■゛となった場合、これとともにパ
リティP、を不図示の受信機により受信した受信側では
、符合器3によりパリティQ1を生成する。ここで、符
号器3の構成は、送信側で用いている第1図に示したも
のと同一である。 比較器4では、符号器3で得られたパリティQ、と受信
したパリティP、との大小を比較し、(3)式の議論に
従って、例えば、P、≦Q、なラバ、演算器5で、Ql
−p、を計算し、セレ:り7でその結果をセレクトする
。一方カウンタjで1の数をカウントし、その結果をセ
レクタl(でセレクトし、比較/訂正器11によってセ
レ=り7及び10の値を比較して、Ql−P1100の
左にOを挿入し、1ビツトの抜けが訂正さ才る。 P + > Q Iの場合も、演算器6及びカウンタ≦
を用いて、同様に1ビット抜けが訂正可能とCる。 〔発明の効果] 本発明に用いた符号においては、 k≧P、−Q、≧−に+1であるので、P。 Qlは2にでモジュロをとることができる。こC場合、
2に一1≧P、−Q、≧に+1であ2P + −Q +
は負の値を意味し、P+−Ql−2kによってその負の
値が得られ、その後は、ここに示した手順に従って誤り
の位置を求めることができる。 従って、P+に必要なビットは1og*2にとなるので
、再同期を行なうことなどに比べると十分小さな冗長度
で、同期誤りを効率的に防ぐことができる。
【図面の簡単な説明】
第1図は、本発明1実施例の符号器のブロック構成を示
す図、 第2図は、本発明l実施例の復号器のブロック構成を示
す図である。 l ・・・ 2 ・・・ 3 ・・・ 4 ・・・ 5 、6 ・・・ 7 、 IO・・・ 8 、9 ・・・ 11・・・ 乗算器 レジスタ 符合器 比較器 演算器 セレクタ カウンタ 比較/訂正器 第 図 第2図

Claims (1)

  1. 【特許請求の範囲】 送信データに対する受信データの誤りを訂正する誤り訂
    正方式であって、 送信されるデータの各ビットに順次1ずつ異なる重みを
    乗じて加えたパリティを生成する第1パリティ生成手段
    と、 受信したデータの各ビットに順次1ずつ異なる重みを乗
    じて加えたパリティを生成する第2パリティ生成手段と
    、 該第2パリティ生成手段により生成されたパリティと、
    前記第1パリティ生成手段により生成されたパリティと
    を比較演算する演算手段と、前記演算手段の演算結果に
    より送信データに対する受信データの誤りを検出する検
    出手段と、該検出手段の検出結果に従って、検出された
    誤りを訂正する訂正手段とを備えることを特徴とする誤
    り訂正方式。
JP1325008A 1989-12-15 1989-12-15 誤り訂正方式 Pending JPH03186031A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1325008A JPH03186031A (ja) 1989-12-15 1989-12-15 誤り訂正方式
US08/284,289 US5459741A (en) 1989-12-15 1994-08-02 Error correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1325008A JPH03186031A (ja) 1989-12-15 1989-12-15 誤り訂正方式

Publications (1)

Publication Number Publication Date
JPH03186031A true JPH03186031A (ja) 1991-08-14

Family

ID=18172110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1325008A Pending JPH03186031A (ja) 1989-12-15 1989-12-15 誤り訂正方式

Country Status (1)

Country Link
JP (1) JPH03186031A (ja)

Similar Documents

Publication Publication Date Title
EP0609595B1 (en) Method and apparatus for verifying CRC codes by combination of partial CRC codes
US6609225B1 (en) Method and apparatus for generating and checking cyclic redundancy code (CRC) values using a multi-byte CRC generator on a variable number of bytes
JP3049296B2 (ja) シーケンス同期方法及び装置
EP0552861B1 (en) Modication of CRC a check fields for data packet retransmission
US8312283B2 (en) Accelerated signature verification on an elliptic curve
JPH0671244B2 (ja) フレームチエツクシーケンス更新方法
EP0366331A2 (en) System and method for error detection in the result of an arithmetic operation
US20030120992A1 (en) METHOD AND APPARATUS FOR COMPUTING @$apos;N-BIT AT A TIME@$apos; CRC@$apos;s OF DATA FRAMES OF LENGTHS NOT MULTIPLE OF N
US5651015A (en) Apparatus and method for synchronization and error detection of received digital data bursts in a TDM/TDMA system
US20050138525A1 (en) System and method for forward error correction
JPH03186031A (ja) 誤り訂正方式
EP1271828A1 (en) Apparatus and method for generating a checkbits for error detection using a pseudo-random sequence
JP2710427B2 (ja) データブロック信号伝送方法及びその装置
EP0443753A1 (en) Method and apparatus for producing order independent signatures for error detection
JPH04302242A (ja) 信号伝送方法及びその装置
US5459741A (en) Error correction method
EP1345122B1 (en) A distributed 4-bits diagonal interleaved parity (DIP4) checker
EP0740438A1 (en) Method and apparatus for detecting cyclic code
KR100189267B1 (ko) 비트스트림 및 씨알씨 연산에서의 셀경계를 확립하기위한장치
Arazi Self synchronizing digital scramblers
JPH03186032A (ja) 誤り訂正方式
JP2873533B2 (ja) Atmhec同期回路
JPH0964848A (ja) 巡回冗長符号誤り検査方式
JP2001197051A (ja) 同期回路
KR20020033227A (ko) 데이터 통신을 위한 병렬 중복순환 검사회로