JPH03187274A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、素子寸法をより一層小さくした薄膜トランジ
スタに関するものである。

【従来の技術】

第２図に、従来の薄膜トランジスタの製造過程における
要部断面構造を示す。第２図において、■はガラス基板
、２はゲート電極、３はゲート絶縁膜、４は１−ａ−３
ｉ層、５は上部ＳｉＮ層、６はソース電極部、７はドレ
イン電極部、８，９はバリア層、８ａ、８ｂ、９ａ、９
ｂはアンダーエツチング部位、１０．１１はフォトレジ
スト層である。 従来、薄膜トランジスタは、次のようにして製造されて
いた。 まず、ガラス基板１の上にゲート電極２を形成し、この
上にＳｉＮから威るゲート絶縁膜３を形成する。そして
、１−ａ−３ｉ層４（ｉ・・・真性。 ａ・・・アモルファス　Ｓｌ・・・ソリコン）、上部ｓ
ｔＮ層５　（Ｎ・・・窒素）が順次積層され、それらの
上に、ソース電極部６．ドレイン電極部７．バリア層８
，９が形成される。 図示の如き寸法形状の１−ａ−Ｓｉ層４．ソース電極部
６．ドレイン電極部７．バリア層８．９を形成するに際
しては、フォトレジスト層１０゜１１をマスクとし、各
層に対応したエッチャント（エツチング処理液）を用い
てエツチングが行われる。 エツチング処理の後、フォトレジスト層１０゜１１は除
去され、この部分には配線金属としてのアルミニウムが
付着される。 ソース電極部６．ドレイン電極部７は、１−ａ−Ｓｉ層
４とのオーミック接触性を良好にするため、ｎ”−３ｊ
層（高濃度ｎ型不純物が注入されたＳｉ層）で形成され
る。バリア層８．９は、配線金属として使用されるアル
ミニウムのＡ１原子と、ｎ”−Ｓｉ層（ソース電極部６
．ドレイン電極部７）のＳｉ原子との、相互拡散を防止
するために設けられる。 上記のような原子の拡散を防止する作用を有するものと
して、クロムＣｒ、モリブデンＭｏ、チタンＴｉ等があ
る。しかし、バリア層としては、次のような条件を満た
すことが望まれる。 バリア層８．９は、ソース電極部６またはドレイン電極
部７とアルミニウム配線との間に介在させるものである
から、導電性が良好となるよう比抵抗が小である材料で
あることが望まれる。 また、一般に膜状の層を付着形成した場合、その層方向
（膜方向）に温度変化等による伸縮力が働く。これは膜
ストレスと言われる。 第３図は、膜ストレスを説明する図である。Ｂ層の上に
Ａ層が付着形成されており、Ａ層の膜ストレスはＦＡで
あり、Ｂ層の膜ストレスはＦ８であることを示している
。なお、同じ材質の膜では、膜厚が薄いほど膜ストレス
は小さい。この膜ストレスが大きいと、隣接する層から
剥がれたりする。 従って、バリア層８．９の材料としては、膜ストレスが
小さいことが望まれる。 このような観点から、従来、バリア層８．９の材料とし
ては、モリブデンＭＯが用いられている。

【発明が解決しようとする課題】

（問題点） しかしながら、前記した従来の薄膜トランジスタには、
バリア層がアンダーエツチングされるため、トランジス
タ素子の小型化が妨げられていたという問題点があった
。 （問題点の説明） 第２図において、フォトレジスト層１０．１１をマスク
としてエツチング処理する場合、先ず、バリア層に対す
るエンチャントを用いて、バリア層のウェットエツチン
グが行われる。この時に形成されるバリア層８．９の形
状は、フォトレジスト層］、０．１１のマスクの形状（
パターン）に忠実な形状であり、未だアンダーエツチン
グ部位８ａ、９ａ、８ｂ、９ｂは非常に小さい状態であ
る。 次に、ｎ’　−Ｓｉ層に対するエッチャントを用いてウ
ェットエツチングが行われ、ソース電極部６およびドレ
イン電極部７が作り出される。更に、１−ａ−３ｔ層４
に対するエッチャントを用いてウェットエツチングが行
われ、所定の寸法のＩ　−ａ−Ｓｉ層４が作り出される
。 ところが、バリア層の材料として用いられているモリブ
デンＭｏは、ｎ’　−３ｔ層やｉ　−ａ　−３１層に対
するエッチャントによっても、高速で工７チングされて
しまう性質がある。そのため、ソース電極部６．ドレイ
ン電極部７や１−ａ−Ｓｉ層４をエツチング処理する際
にも縁部がエツチングされ続け、結局、フォトレジスト
層１０．１１のマスクパターンより相当内側（アンダー
）までえぐり取られる。即ち、アンダーエツチングとな
る。 第４図に、アンダーエツチングの進行状況を示す。エツ
チングされる領域は、点線の如くに広がってゆく。 アンダーエツチングは、バリア層８．９の下側の部分、
即ち、ソース電極部６やドレイン電極部７と接している
部分が、エンチャントによって腐食されることによって
進行し、その結果、第２図に図示するようなアンダーエ
ツチング部位８ａ。 ９ａ、８ｂ、９ｂが出来てしまう。 第２図のＬは、アンダーエツチングされた後のバリア層
８の寸法の１例を示しているが、薄膜トランジスタが所
定の性能を有するためには、この寸法りが所定の寸法と
なっていることが必要であった。そのため、フォトレジ
スト層１０の寸法は、アンダーエツチング部位８ａ、８
ｂによる凹み分を予め考慮し、大きめの寸法とする必要
があり、これが、薄膜トランジスタの素子の小型化を妨
げていた。 本発明は、このような問題点を解決することを課題とす
るものである。 ［ＩＭを解決するための手段］ 前記課題を解決するため、本発明の薄膜トランジスタで
は、ソース電極部およびドレイン電極部を形成する電極
層と、該ソース電極部とその上方に形成した配線金属と
の間および該ドレイン電極部とその上方に形成した配線
金属との間にバリア層を具える薄膜トランジスタにおい
て、前記電極層に対するエッチャントに侵され難く且つ
前記バリア層と前記電極層とに対する密着性が良い材料
で形成されたアンダーエツチング防止膜を、前記バリア
層と前記ソース電極部および前記ドレイン電極部との間
に介在せしめることとした。

【作　　用】

前記したアンダーエツチング防止膜は、ｎ゛Ｓｉ層をエ
ツチングしてソース電極部、ドレイン電極部を形成する
際、バリア層がｎ’　−３ｉ層用のエッチャントによっ
て不必要にエツチングされる（アンダーエツチングされ
る）ことを防止する作用をする。 そのため、トランジスタの寸法を、予めアンダーエツチ
ング分を見込んだ大きな寸法とする必要がなくなり、小
型化することが可能となる。

【実　施　例】

板本、本発明の実施例を図面に基づいて詳細に説明する
。 第１図は、本発明の実施例にかかわる薄膜トランジスタ
の製造過程における要部断面構造を示す。 符号は第２図のものに対応し、１２．１３はアンダーエ
ツチング防止膜である。 構成上、従来と異なる点は、バリア層８．９とソース電
極部６．ドレイン電極部７との間にアンダーエツチング
防止膜１２．１３を設けた点である。 アンダーエツチング防止膜１２．１３の材料としては、
次の条件を満足するものであればよい。 ■　第１の条件は、バリア層８，９およびソース電極部
６．ドレイン電極部７との密着性が良いということであ
る。具体的には、モリブデンＭｏ層（バリア層８３９）
およびｎ”−３ｉ層（ソース電極部６．ドレイン電極部
７）との密着性がよいということである。 ■　第２の条件は、バリア層より下方の各層に対するエ
ッチャントによって侵されにくいということである。こ
のような条件を満足する材料としては、例えば、クロム
Ｃｒがある。 アンダーエツチング防止膜としてのクロムＣｒ層は、例
えば、１００〜３００Å程度の薄い層とし、この上に１
０００入程度のモリブデンＭｏ層（バリア層）を形成す
る。 そして、従来と同様、フォトレジスト層１０゜１１をマ
スクとして、上方の層から順次ウェットエツチングする
。 クロムＣｒ層をウェットエツチングして、図示するよう
な形状のアンダーエツチング防止膜１２゜１３を形成し
た後、ｎ’　−３ｉ層をエツチングしてソース電極部６
．ドレイン電極部７を形成する工程に入る。この工程で
は、ｎ”−３ｉ層に対するエッチャントが加えられる。 ところが、クロムＣｒはｎ”−３ｉ層に対するエッチャ
ントに侵されない上、バリア層８，９（モリブデンＭｏ
層）との密着性が良いから、クロムＣｒ層が密着されて
いるバリア層８，９の下面縁部は、上記エッチャントに
よって１よエツチングされない。従って、アンダーエツ
チングされることはなくなる。クロムＣｒはｎ”−３ｉ
層との密着性もよいから、ソース電極部６．ドレイン電
極部７の縁部が過剰にエンチングされることもなくなる
。 以上のようにアンダーエツチングされることがなくなる
と、フォトレジスト層１０．１１のマスク寸法を、アン
ダーエツチング分を見込んで大きくしておく必要がなく
なり、トランジスタ素子の寸法を小型化することが出来
る。 なお、本発明によれば、ソース電極部６またはドレイン
電極部７から配線金属に至るまでに、モリブデンＭＯ層
の外にクロムＣｒ層が介在することになるが、クロムＣ
ｒ層は極めて薄く作るので、電気抵抗は小である。また
、クロムＣｒ層の呈する膜ストレスは、その厚さが薄い
ため小であり、層間の剥がれを招く恐れもない。

【発明の効果】

以上述べた如く、本発明によれば、ｎ”　−Ｓｔ層をエ
ツチングしてソース電極部、トルイン電極部を形成する
際、アンダーエツチング防止膜によってバリア層のアン
ダーエツチングが防止される。 そのため、薄膜トランジスタの寸法を、予めアンダーエ
ツチング分を見込んで大きな寸法としておく必要がなく
なり、その分だけ小型化することが出来る。

【図面の簡単な説明】

第１図・・・本発明の実施例にかかわる薄膜トランジス
タの製造過程における要部断面構造 第２図・・・従来の薄膜トランジスタの製造過程におけ
る要部断面構造 第３図・・・膜ストレスを説明する間 第４図・・・アンダーエツチングの進行状況を示す間開
において、１はガラス基板、２はゲート電極、３はゲー
ト絶縁膜、４は１−ａ−３ｔ層、５は上部ＳｊＮ層、６
はソース電極部、７はドレイン電極部、８，９はバリア
層、８ａ、８ｂ、９ａ、９ｂはアンダーエツチング部位
、ＬＯ，ＩＩはフォトレジスト層、１２．１３はアンダ
ーエツチング防止膜である。 −Ｌ−−ヤ 第２図 第４ 図

Claims (1)

【特許請求の範囲】
1. ソース電極部およびドレイン電極部を形成する電極層と
   、該ソース電極部とその上方に形成した配線金属との間
   および該ドレイン電極部とその上方に形成した配線金属
   との間にバリア層を具える薄膜トランジスタにおいて、
   前記電極層に対するエッチャントに侵され難く且つ前記
   バリア層と前記電極層とに対する密着性が良い材料で形
   成されたアンダーエッチング防止膜を、前記バリア層と
   前記ソース電極部および前記ドレイン電極部との間に介
   在せしめたことを特徴とする薄膜トランジスタ。