JPH0318763B2 - - Google Patents
Info
- Publication number
- JPH0318763B2 JPH0318763B2 JP59009780A JP978084A JPH0318763B2 JP H0318763 B2 JPH0318763 B2 JP H0318763B2 JP 59009780 A JP59009780 A JP 59009780A JP 978084 A JP978084 A JP 978084A JP H0318763 B2 JPH0318763 B2 JP H0318763B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- leakage current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特に、半導体集積
回路で構成される増幅回路において、その出力ト
ランジスタの飽和防止に関する。
回路で構成される増幅回路において、その出力ト
ランジスタの飽和防止に関する。
第１図は従来のドライバ回路として用いられる
増幅回路を示している。即ち、この増幅回路は半
導体集積回路で構成され、その入力部にはトラン
ジスタ２，４が設置され、これらトランジスタ
２，４は電流反転回路を構成し、入力端子６に加
えられる電流は電流反転されてトランジスタ４に
流れる。
増幅回路を示している。即ち、この増幅回路は半
導体集積回路で構成され、その入力部にはトラン
ジスタ２，４が設置され、これらトランジスタ
２，４は電流反転回路を構成し、入力端子６に加
えられる電流は電流反転されてトランジスタ４に
流れる。
トランジスタ４には、駆動電圧Vccが加えられ
る電源端子８から抵抗１０を介して電流が与えら
れるとともに、出力駆動用のトランジスタ１２の
ベースからも電流を引き込む。この結果、トラン
ジスタ１２に電流が流れ、出力トランジスタ１４
に電流が流れる。この電流は、出力端子１６と基
準電位点端子１８との間に接続された負荷２０に
流れ、この電流によつて負荷２０が駆動される。
る電源端子８から抵抗１０を介して電流が与えら
れるとともに、出力駆動用のトランジスタ１２の
ベースからも電流を引き込む。この結果、トラン
ジスタ１２に電流が流れ、出力トランジスタ１４
に電流が流れる。この電流は、出力端子１６と基
準電位点端子１８との間に接続された負荷２０に
流れ、この電流によつて負荷２０が駆動される。
ここで、負荷２０に流れる電流をIL、負荷２０
の抵抗値をRLとすると、負荷２０の電圧降下は
両者の積RL・ILで与えられる。この電圧値が高く
なるとPNPトランジスタで構成される出力トラ
ンジスタ１４は飽和状態になり、そのコレクタか
ら破線２２で示すように半導体集積回路の半導体
基板に向かつて漏れ電流が流れる。
の抵抗値をRLとすると、負荷２０の電圧降下は
両者の積RL・ILで与えられる。この電圧値が高く
なるとPNPトランジスタで構成される出力トラ
ンジスタ１４は飽和状態になり、そのコレクタか
ら破線２２で示すように半導体集積回路の半導体
基板に向かつて漏れ電流が流れる。
この漏れ電流が増加すると、半導体基板に所謂
電位の浮きが発生し、最悪の場合では、半導体集
積回路の構成素子が誤動作するおそれがある。
電位の浮きが発生し、最悪の場合では、半導体集
積回路の構成素子が誤動作するおそれがある。
特に、集積回路では、このような電位の浮きを
防止するために付加回路を用いないで行おうとす
れば、接地ラインの面積を大きくする必要があ
り、これは集積度を低下させる原因になる。ま
た、漏れ電流のためにトランジスタの損失が増
し、容量不足を生じたり、急激な温度上昇を伴つ
たりする。
防止するために付加回路を用いないで行おうとす
れば、接地ラインの面積を大きくする必要があ
り、これは集積度を低下させる原因になる。ま
た、漏れ電流のためにトランジスタの損失が増
し、容量不足を生じたり、急激な温度上昇を伴つ
たりする。
そこで、この発明は、出力トランジスタの飽和
を抑制して動作の信頼性を高めた増幅回路の提供
を目的とする。
を抑制して動作の信頼性を高めた増幅回路の提供
を目的とする。
即ち、この発明の増幅回路は、ベース・コレク
タ間を共通に接続した第１のトランジスタ２の前
記ベース・コレクタに第２のトランジスタ４のベ
ースを共通に接続し、前記第１のトランジスタの
ベース・コレクタに入力信号を加える入力回路を
設置し、この入力回路の前記第２のトランジスタ
のコレクタに第１の抵抗１０を介して電源を接続
するとともに、出力トランジスタ１４を駆動すべ
き駆動用トランジスタ１２のベースを接続した増
幅回路において、半導体基板３２に形成されたエ
ピタキシヤル層３６の表面層にエミツタＥ、該エ
ミツタを包囲して第１のコレクタC1、該第１の
コレクタを包囲してベースＢ及び該ベースを包囲
して第２のコレクタC2をそれぞれ形成して成る
トランジスタ２４を前記出力トランジスタに用い
て、前記第１のコレクタに負荷２０を接続し、前
記第２のコレクタと基準電位点との間に第２の抵
抗２６を設置するとともに、この抵抗の漏れ電流
による電圧降下が一定のレベルを超えたとき、前
記第２のコレクタからの漏れ電流を前記駆動用ト
ランジスタのベース側に帰還するダイオード２８
から成る帰還回路３０を設置したことを特徴とす
るものである。
タ間を共通に接続した第１のトランジスタ２の前
記ベース・コレクタに第２のトランジスタ４のベ
ースを共通に接続し、前記第１のトランジスタの
ベース・コレクタに入力信号を加える入力回路を
設置し、この入力回路の前記第２のトランジスタ
のコレクタに第１の抵抗１０を介して電源を接続
するとともに、出力トランジスタ１４を駆動すべ
き駆動用トランジスタ１２のベースを接続した増
幅回路において、半導体基板３２に形成されたエ
ピタキシヤル層３６の表面層にエミツタＥ、該エ
ミツタを包囲して第１のコレクタC1、該第１の
コレクタを包囲してベースＢ及び該ベースを包囲
して第２のコレクタC2をそれぞれ形成して成る
トランジスタ２４を前記出力トランジスタに用い
て、前記第１のコレクタに負荷２０を接続し、前
記第２のコレクタと基準電位点との間に第２の抵
抗２６を設置するとともに、この抵抗の漏れ電流
による電圧降下が一定のレベルを超えたとき、前
記第２のコレクタからの漏れ電流を前記駆動用ト
ランジスタのベース側に帰還するダイオード２８
から成る帰還回路３０を設置したことを特徴とす
るものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図はこの発明の増幅回路の実施例を示し、
第１図に示す増幅回路と共通部分には同一符号を
付してある。
第１図に示す増幅回路と共通部分には同一符号を
付してある。
第２図において、この増幅回路の入力回路に
は、電流反転回路を構成する第１及び第２のトラ
ンジスタ２，４が設置され、トランジスタ２のベ
ース・コレクタ間は共通に接続されるとともに、
そのベース・コレクタはトランジスタ４のベース
に共通に接続されている。入力端子６に加えられ
た入力電流は、トランジスタ２に流れるととも
に、トランジスタ４に流れる。トランジスタ４に
は、電源から第１の抵抗１０を介して流れ込むと
ともに、出力トランジスタ２４を駆動するための
駆動用トランジスタ１２のベース電流が引き込ま
れる。そして、出力トランジスタ２４には第１の
コレクタC1とともに、その漏れ電流を検知する
第２のコレクタC2が設置されている。第１のコ
レクタC1には出力端子１６を形成し、負荷２０
を接続する。また、第２のコレクタC2と基準電
位点端子１８を通じて基準電位点に接続された共
通ラインとの間には第２の抵抗２６が接続されて
いるとともに、第２のコレクタC2と駆動用トラ
ンジスタ１２のベースとの間には、ダイオード２
８が接続されて帰還回路３０が構成されている。
即ち、このダイオード２８には漏れ電流による電
圧降下が発生し、この電圧降下がダイオード２８
の順方向降下電圧VFを超える場合、漏れ電流が
トランジスタ１２のベース側に帰還される。
は、電流反転回路を構成する第１及び第２のトラ
ンジスタ２，４が設置され、トランジスタ２のベ
ース・コレクタ間は共通に接続されるとともに、
そのベース・コレクタはトランジスタ４のベース
に共通に接続されている。入力端子６に加えられ
た入力電流は、トランジスタ２に流れるととも
に、トランジスタ４に流れる。トランジスタ４に
は、電源から第１の抵抗１０を介して流れ込むと
ともに、出力トランジスタ２４を駆動するための
駆動用トランジスタ１２のベース電流が引き込ま
れる。そして、出力トランジスタ２４には第１の
コレクタC1とともに、その漏れ電流を検知する
第２のコレクタC2が設置されている。第１のコ
レクタC1には出力端子１６を形成し、負荷２０
を接続する。また、第２のコレクタC2と基準電
位点端子１８を通じて基準電位点に接続された共
通ラインとの間には第２の抵抗２６が接続されて
いるとともに、第２のコレクタC2と駆動用トラ
ンジスタ１２のベースとの間には、ダイオード２
８が接続されて帰還回路３０が構成されている。
即ち、このダイオード２８には漏れ電流による電
圧降下が発生し、この電圧降下がダイオード２８
の順方向降下電圧VFを超える場合、漏れ電流が
トランジスタ１２のベース側に帰還される。
第３図及び第４図はトランジスタ２４の集積回
路構成例を示し、第３図はその平面構成、第４図
は第３図の−線に沿つた断面を示している。
即ち、半導体基板３２にはトランジスタ２４の形
成領域に例えばＮ型の埋込み層３４を形成した
後、エピタキシヤル層３６が形成され、このエピ
タキシヤル層３６のトランジスタ２４の形成領域
は分離領域３７によつて区画されている。区画さ
れたエピタキシヤル層３６には、Ｐ型の拡散領域
３８，４０，４２が形成され、さらにＮ型の拡散
領域４４が形成されている。拡散領域３８はエミ
ツタＥ、拡散領域４０は第１のコレクタC1、拡
散領域４２は第２のコレクタC2、拡散領域４４
はベースＢを構成している。そして、その表面層
には酸化膜４６が形成され、それぞれの領域には
コンタクトホール４８が形成されている。図示し
ていないが、コンタクトホール４８にはアルミニ
ウム等の配線導体が接続される。
路構成例を示し、第３図はその平面構成、第４図
は第３図の−線に沿つた断面を示している。
即ち、半導体基板３２にはトランジスタ２４の形
成領域に例えばＮ型の埋込み層３４を形成した
後、エピタキシヤル層３６が形成され、このエピ
タキシヤル層３６のトランジスタ２４の形成領域
は分離領域３７によつて区画されている。区画さ
れたエピタキシヤル層３６には、Ｐ型の拡散領域
３８，４０，４２が形成され、さらにＮ型の拡散
領域４４が形成されている。拡散領域３８はエミ
ツタＥ、拡散領域４０は第１のコレクタC1、拡
散領域４２は第２のコレクタC2、拡散領域４４
はベースＢを構成している。そして、その表面層
には酸化膜４６が形成され、それぞれの領域には
コンタクトホール４８が形成されている。図示し
ていないが、コンタクトホール４８にはアルミニ
ウム等の配線導体が接続される。
以上の構成に基づき、その動作を説明する。ト
ランジスタ２４に漏れ電流が流れると、この漏れ
電流は第２のコレクタC2から抵抗２６に流れる。
抵抗２６はこの漏れ電流を電圧降下として検知す
る。この電圧降下がダイオード２８の順方向降下
電圧VFを超えると、ダイオード２８に漏れ電流
が流れてトランジスタ４に流れる。この漏れ電流
の帰還によつて、トランジスタ１２のベース電流
は、トランジスタ２４の漏れ電流分だけ減少し、
この結果、トランジスタ２４の入力ベース電流が
減少し、その出力電流が抑制され、飽和が防止さ
れる。
ランジスタ２４に漏れ電流が流れると、この漏れ
電流は第２のコレクタC2から抵抗２６に流れる。
抵抗２６はこの漏れ電流を電圧降下として検知す
る。この電圧降下がダイオード２８の順方向降下
電圧VFを超えると、ダイオード２８に漏れ電流
が流れてトランジスタ４に流れる。この漏れ電流
の帰還によつて、トランジスタ１２のベース電流
は、トランジスタ２４の漏れ電流分だけ減少し、
この結果、トランジスタ２４の入力ベース電流が
減少し、その出力電流が抑制され、飽和が防止さ
れる。
また、半導体基板３２への漏れ電流の流出が防
止される結果、半導体基板３２の電位の浮きを防
止することができ、接地ラインの面積を大きくす
る等の不都合もない。
止される結果、半導体基板３２の電位の浮きを防
止することができ、接地ラインの面積を大きくす
る等の不都合もない。
以上説明したように、この発明によれば、出力
トランジスタの漏れ電流を、第１のコレクタの外
側にベースを介在させて設置された第２のコレク
タによつて検出し、その漏れ電流をダイオードか
ら成る帰還回路を通じて出力トランジスタの駆動
用トランジスタのベースに帰還することにより、
その漏れ電流に応じて入力電流を制御するように
したので、出力トランジスタの飽和を防止できる
とともに、漏れ電流による半導体基板の電位の浮
きを防止でき、動作の信頼性を高めることができ
る。
トランジスタの漏れ電流を、第１のコレクタの外
側にベースを介在させて設置された第２のコレク
タによつて検出し、その漏れ電流をダイオードか
ら成る帰還回路を通じて出力トランジスタの駆動
用トランジスタのベースに帰還することにより、
その漏れ電流に応じて入力電流を制御するように
したので、出力トランジスタの飽和を防止できる
とともに、漏れ電流による半導体基板の電位の浮
きを防止でき、動作の信頼性を高めることができ
る。
第１図は従来の増幅回路を示す回路図、第２図
はこの発明の増幅回路の実施例を示す回路図、第
３図は出力トランジスタの構成を示す平面図、第
４図はその断面構成を示す説明図である。 ２……第１のトランジスタ、４……第２のトラ
ンジスタ、１０……第１の抵抗、１２……駆動用
トランジスタ、１４，２４……出力トランジス
タ、２０……負荷、２６……第２の抵抗、２８…
…ダイオード、３０……帰還回路、３２……半導
体基板、３６……エピタキシヤル層。
はこの発明の増幅回路の実施例を示す回路図、第
３図は出力トランジスタの構成を示す平面図、第
４図はその断面構成を示す説明図である。 ２……第１のトランジスタ、４……第２のトラ
ンジスタ、１０……第１の抵抗、１２……駆動用
トランジスタ、１４，２４……出力トランジス
タ、２０……負荷、２６……第２の抵抗、２８…
…ダイオード、３０……帰還回路、３２……半導
体基板、３６……エピタキシヤル層。
Claims (1)
- 【特許請求の範囲】 １ ベース・コレクタ間を共通に接続した第１の
トランジスタの前記ベース・コレクタに第２のト
ランジスタのベースを共通に接続し、前記第１の
トランジスタのベース・コレクタに入力信号を加
える入力回路を設置し、この入力回路の前記第２
のトランジスタのコレクタに第１の抵抗を介して
電源を接続するとともに、出力トランジスタを駆
動すべき駆動用トランジスタのベースを接続した
増幅回路において、 半導体基板に形成されたエピタキシヤル層の表
面層にエミツタ、該エミツタを包囲して第１のコ
レクタ、該第１のコレクタを包囲してベース及び
該ベースを包囲して第２のコレクタをそれぞれ形
成して成るトランジスタを前記出力トランジスタ
に用いて、前記第１のコレクタに負荷を接続し、
前記第２のコレクタと基準電位点との間に第２の
抵抗を設置するとともに、この抵抗の漏れ電流に
よる電圧降下が一定のレベルを超えたとき、前記
第２のコレクタからの漏れ電流を前記駆動用トラ
ンジスタのベース側に帰還するダイオードから成
る帰還回路を設置したことを特徴とする増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009780A JPS60153204A (ja) | 1984-01-22 | 1984-01-22 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009780A JPS60153204A (ja) | 1984-01-22 | 1984-01-22 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153204A JPS60153204A (ja) | 1985-08-12 |
| JPH0318763B2 true JPH0318763B2 (ja) | 1991-03-13 |
Family
ID=11729752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009780A Granted JPS60153204A (ja) | 1984-01-22 | 1984-01-22 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153204A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102577A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | |
| JPS5765013A (en) * | 1980-10-09 | 1982-04-20 | Nec Corp | Output protection circuit |
-
1984
- 1984-01-22 JP JP59009780A patent/JPS60153204A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60153204A (ja) | 1985-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903106A (en) | Semiconductor power device integrated with temperature protection means | |
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| US5760447A (en) | Semiconductor device having pull-up or pull-down resistance | |
| US4812891A (en) | Bipolar lateral pass-transistor for CMOS circuits | |
| JP3131525B2 (ja) | Ｍｏｓパワー・トランジスタ・デバイス | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| US5578862A (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| JPH0318763B2 (ja) | ||
| JPS58130557A (ja) | Ｃｍｏｓ装置 | |
| US5543747A (en) | Bipolar integrated device having parasitic current detector | |
| JPS6331943B2 (ja) | ||
| EP0379984B1 (en) | Feed forward Darlington circuit with reduced NPN reverse beta sensitivity | |
| JP3286511B2 (ja) | 半導体集積回路 | |
| JP3101481B2 (ja) | 半導体装置 | |
| JP3124938B2 (ja) | 直流安定化電源回路 | |
| JPS6361783B2 (ja) | ||
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| US5543642A (en) | P-channel transistor | |
| JP2690776B2 (ja) | 半導体装置 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JPH0374036B2 (ja) | ||
| JP3315310B2 (ja) | 半導体装置 | |
| JPH0374509B2 (ja) | ||
| JPS61150229A (ja) | 集積回路 | |
| JPH09306999A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |