JPH0318776A - 論理回路の機能検証方法 - Google Patents
論理回路の機能検証方法Info
- Publication number
- JPH0318776A JPH0318776A JP1153379A JP15337989A JPH0318776A JP H0318776 A JPH0318776 A JP H0318776A JP 1153379 A JP1153379 A JP 1153379A JP 15337989 A JP15337989 A JP 15337989A JP H0318776 A JPH0318776 A JP H0318776A
- Authority
- JP
- Japan
- Prior art keywords
- state
- verification
- verified
- logic circuit
- execution state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シミュレーターを用いた論理回路の機能検証
方法に関し、特に、機能検証において入力検証バタンか
機能検証すべき検証項目の全てを検証したか否かを容易
に判定でき、かつまた機能検証すべき検証項目の中で検
証していない検証項目がある場合未検証の内容を容易に
把握できるような論理回路の機能検証方法である。
方法に関し、特に、機能検証において入力検証バタンか
機能検証すべき検証項目の全てを検証したか否かを容易
に判定でき、かつまた機能検証すべき検証項目の中で検
証していない検証項目がある場合未検証の内容を容易に
把握できるような論理回路の機能検証方法である。
従来の技術
近年、論理回路の機能検証方法は論理回路の機能を、論
理素子あるいは機能素子の接続関係を図的に表現する図
的言語、あるいは、ハードウェア記述言語と言われる高
級言語によって記述し、検証パタンを上記記述に入力す
ることによって、シミュレーションを実行するという方
法で行なわれており、シミュレーションの出力値と期待
値とが一敗したか否かによって機能検証結果の合否を判
定するという方法で行なわれている。
理素子あるいは機能素子の接続関係を図的に表現する図
的言語、あるいは、ハードウェア記述言語と言われる高
級言語によって記述し、検証パタンを上記記述に入力す
ることによって、シミュレーションを実行するという方
法で行なわれており、シミュレーションの出力値と期待
値とが一敗したか否かによって機能検証結果の合否を判
定するという方法で行なわれている。
発明が解決しようとする課題
しかしながら、上記のような方法では、人力検証バタン
か論理回路の機能の検証すべき内容の全てを検証してい
るか否かは容易には判断がつかず、検証すべき内容の中
で検証していない内容がある場合でも人出力関係が期待
どうりになっていれば論理回路の全てが正しく機能設計
されていると言うような誤解が生しると言う課題を有し
ている。
か論理回路の機能の検証すべき内容の全てを検証してい
るか否かは容易には判断がつかず、検証すべき内容の中
で検証していない内容がある場合でも人出力関係が期待
どうりになっていれば論理回路の全てが正しく機能設計
されていると言うような誤解が生しると言う課題を有し
ている。
本発明は、上記課題に鑑み、論理回路中の任意の機能単
位に対して検証するべき状態をあらかしめ登録しておき
、シくユレーション中に上記検証するべき状態が発生し
たか否かを検査し、シミュレーション終了後に、検証す
るべき状態の中で、未検証の状態を表示することによっ
て、シξユレーションに用いた検証バタンか検証するべ
き状態の全てを検証したか否かを容易に判定でき、しが
も未検証の箇所と未検証の状態を容易に把握できる論理
回路の機能検証方法を提供するものである。
位に対して検証するべき状態をあらかしめ登録しておき
、シくユレーション中に上記検証するべき状態が発生し
たか否かを検査し、シミュレーション終了後に、検証す
るべき状態の中で、未検証の状態を表示することによっ
て、シξユレーションに用いた検証バタンか検証するべ
き状態の全てを検証したか否かを容易に判定でき、しが
も未検証の箇所と未検証の状態を容易に把握できる論理
回路の機能検証方法を提供するものである。
課題を解決するための手段
上記i!題を解決するために本発明の論理回路の機能検
証方法は、シミュレーターを備えた論理回路の機能検証
方法において、論理回路の機能を記述し登録する機能記
述登録手段と、上記記述中の任意の機能単位に対して、
検証するべき状態を検証項目として登録する検証項目登
録手段と、シミュレーシゴン実行時に、上記登録された
検証するべき状態が発生した場合、該状態ごとに設定さ
れる検証実行状態フラグをオンにセットする検証実行状
態検査手段と、上記検証実行状態フラグの状態を記憶す
る検証実行状態記憶手段と、シξユレーション終了後に
、上記検証実行状態記憶手段の検証実行状態フラグがオ
フである検証項目を表示する未検証項目表示手段とを備
えたものである。
証方法は、シミュレーターを備えた論理回路の機能検証
方法において、論理回路の機能を記述し登録する機能記
述登録手段と、上記記述中の任意の機能単位に対して、
検証するべき状態を検証項目として登録する検証項目登
録手段と、シミュレーシゴン実行時に、上記登録された
検証するべき状態が発生した場合、該状態ごとに設定さ
れる検証実行状態フラグをオンにセットする検証実行状
態検査手段と、上記検証実行状態フラグの状態を記憶す
る検証実行状態記憶手段と、シξユレーション終了後に
、上記検証実行状態記憶手段の検証実行状態フラグがオ
フである検証項目を表示する未検証項目表示手段とを備
えたものである。
作用
本発明は上記1/た横威によって、まず、機能記述登録
手段に論理回路の機能の記述を登録し、検証項目登録手
段Gこ上記記述中の任意の機能単位に対して検証するべ
き状態を登録する。
手段に論理回路の機能の記述を登録し、検証項目登録手
段Gこ上記記述中の任意の機能単位に対して検証するべ
き状態を登録する。
検証実行状態記憶手段では、検証項目登録手段に登録さ
れた検証するべき各状態に対して検証するべき状態が発
生した場合にオン状態にセットされる検証実行状態フラ
グを、オフ状態にセットし記憶する。
れた検証するべき各状態に対して検証するべき状態が発
生した場合にオン状態にセットされる検証実行状態フラ
グを、オフ状態にセットし記憶する。
上記機能記述登録手段の機能の記述をシミュレーターに
人力しシごユレーションを実行する。
人力しシごユレーションを実行する。
シミュレーション実行時に、検証実行状熊検査手段では
、上記検証項目登録手段に検証するべき状態が登録され
た機能単位の状態をシミュレーターから人力し、該機能
単位の状態と該機能単位に対する検証するべき状態とを
比較し、検証するべき状態が発生した場合、検証実行状
態フラグをオンにし、検証実行状態記憶手段で、検証実
行状態フラグの状態を記憶する. シミュレーション終了時に、未検証項目表示手段では、
検証実行状態記憶手段で記憶されている検証実行状態フ
ラグを検査し、検証実行状態フラグがオフである検証項
目を表示することによってシミュレーションに用いた検
証バタンか検証するべき状態の全てを検証したか否かを
容易に判定でき、しかも未検証の状態を容易に把握でき
ることとなる。
、上記検証項目登録手段に検証するべき状態が登録され
た機能単位の状態をシミュレーターから人力し、該機能
単位の状態と該機能単位に対する検証するべき状態とを
比較し、検証するべき状態が発生した場合、検証実行状
態フラグをオンにし、検証実行状態記憶手段で、検証実
行状態フラグの状態を記憶する. シミュレーション終了時に、未検証項目表示手段では、
検証実行状態記憶手段で記憶されている検証実行状態フ
ラグを検査し、検証実行状態フラグがオフである検証項
目を表示することによってシミュレーションに用いた検
証バタンか検証するべき状態の全てを検証したか否かを
容易に判定でき、しかも未検証の状態を容易に把握でき
ることとなる。
実施例
以下、本発明の一実施例の論理回路の機能検証方法につ
いて、図面を参照しながら説明する.第1図において、
11は被検証論理回路の機能を記述し登録するm能記述
登録手段、12は上記機能記述を入力しシミュレーシゴ
ンを実行するシξユレーター、13は機能記述中の任意
の機能単位に対する検証すべき状態をあらかじめ定義し
た記述を登録する検証項目登録手段、14は上記検証項
目登録手段に登録された任意の機能単位に対する検証す
べき状態と、シもユレーション実行時における該当する
機能単位の状態とを比較し検証すべき状態が発生した否
かを検査し検証すべき状態が発生した場合、該状態ごと
に設定される検証実行状態フラグをオンにセントする検
証実行状態検査手段、l5は上記検証実行状態フラグの
状態を記憶する検証実行状態記憶手段、t6はシごユレ
ーション終了後に、上記検証実行状態記憶手段の検証実
行状態フラグがオフである検証項目を表示する未検証項
目表示手段である。
いて、図面を参照しながら説明する.第1図において、
11は被検証論理回路の機能を記述し登録するm能記述
登録手段、12は上記機能記述を入力しシミュレーシゴ
ンを実行するシξユレーター、13は機能記述中の任意
の機能単位に対する検証すべき状態をあらかじめ定義し
た記述を登録する検証項目登録手段、14は上記検証項
目登録手段に登録された任意の機能単位に対する検証す
べき状態と、シもユレーション実行時における該当する
機能単位の状態とを比較し検証すべき状態が発生した否
かを検査し検証すべき状態が発生した場合、該状態ごと
に設定される検証実行状態フラグをオンにセントする検
証実行状態検査手段、l5は上記検証実行状態フラグの
状態を記憶する検証実行状態記憶手段、t6はシごユレ
ーション終了後に、上記検証実行状態記憶手段の検証実
行状態フラグがオフである検証項目を表示する未検証項
目表示手段である。
以上のように構威された論理回路の機能検証方法につい
て、以下、第1図,第2図.第3図,第4図.第5図,
第6図、及び、第7図を用いてその動作を説明する。
て、以下、第1図,第2図.第3図,第4図.第5図,
第6図、及び、第7図を用いてその動作を説明する。
まず、第2図は機能記述登録千段l1に対する機能記述
の登録例であって、この例において機能記述はハードウ
ェア記述言語と言われる高級言語で論理回路の機能が記
述され登録されている。第3図は検証項目登録千段l3
に対する登録例であって、この例においては第2図のハ
ードウェア記述言語による記述の任意の機能単位に対し
て検証すべき状態が登録されている。
の登録例であって、この例において機能記述はハードウ
ェア記述言語と言われる高級言語で論理回路の機能が記
述され登録されている。第3図は検証項目登録千段l3
に対する登録例であって、この例においては第2図のハ
ードウェア記述言語による記述の任意の機能単位に対し
て検証すべき状態が登録されている。
検証項目登録手段l3に、第3図の様に登録された検証
すべき状態を定義した記述は、検証実行状態記憶千段l
5に入力され、検証実行状態記憶手段15では、検証項
目登録手段l3に登録された検証するべき各状態に対し
て検証するべき状態が発生した場合にオン状態にセット
される検証実行状態フラグを設け該検証実行状態フラグ
の状態を初期状熊としてオフに設定し記憶する。例えば
、第3図に対する検証実行状態記憶手段l5の初期状態
としては、第4図に示す様な状態である。
すべき状態を定義した記述は、検証実行状態記憶千段l
5に入力され、検証実行状態記憶手段15では、検証項
目登録手段l3に登録された検証するべき各状態に対し
て検証するべき状態が発生した場合にオン状態にセット
される検証実行状態フラグを設け該検証実行状態フラグ
の状態を初期状熊としてオフに設定し記憶する。例えば
、第3図に対する検証実行状態記憶手段l5の初期状態
としては、第4図に示す様な状態である。
機能記述登録手段11に第2図のように登録された機能
記述は、シ主ユレータ−12に入力され、シミュレーシ
ョンが実行される。検証実行状態検査手段l4では、シ
ミュレーション実行時に上記検証実行状態フラグを検査
し、該検証実行状態フラグがオフであるところの検証す
べき機能単位の’y3ユレーション実行時の状態を、逐
次シミュレーターから取り込み、検証すべき状態と比較
し検証すべき状態の発生の有無を検出する。検証すべき
状態が発生した場合該当する検証実行状態フラグをオン
にセントし検証実行状態記憶千段l5で検証実行状態フ
ラグの状態を記憶する。例えば、第3図に対するシ主ユ
レーション実行時の誤動作検出千段14の動作としては
、初期状態では、検証実行状態フラグは、全てオフであ
るので、clk信号の立ち上がりエンジで、SELとT
ER 1とTER2の状態を検査し、第3図中の全ての
状態と比較し、一致したものについては、検証実行状態
フラグをオンに設定する。検証実行状態記憶千段15で
は検証実行状態フラグを記憶する。
記述は、シ主ユレータ−12に入力され、シミュレーシ
ョンが実行される。検証実行状態検査手段l4では、シ
ミュレーション実行時に上記検証実行状態フラグを検査
し、該検証実行状態フラグがオフであるところの検証す
べき機能単位の’y3ユレーション実行時の状態を、逐
次シミュレーターから取り込み、検証すべき状態と比較
し検証すべき状態の発生の有無を検出する。検証すべき
状態が発生した場合該当する検証実行状態フラグをオン
にセントし検証実行状態記憶千段l5で検証実行状態フ
ラグの状態を記憶する。例えば、第3図に対するシ主ユ
レーション実行時の誤動作検出千段14の動作としては
、初期状態では、検証実行状態フラグは、全てオフであ
るので、clk信号の立ち上がりエンジで、SELとT
ER 1とTER2の状態を検査し、第3図中の全ての
状態と比較し、一致したものについては、検証実行状態
フラグをオンに設定する。検証実行状態記憶千段15で
は検証実行状態フラグを記憶する。
例えば、初期状態から1回目のclkの立ち上がりエッ
ジで、SELがH,T巳R1が−10、TER2が+2
3の場合検証実行状態記憶千段l5の状態としては、第
5図に示す様な状態となる。
ジで、SELがH,T巳R1が−10、TER2が+2
3の場合検証実行状態記憶千段l5の状態としては、第
5図に示す様な状態となる。
次のclk信号の立ち上がりエッジでは、SELとTE
R 1とTER2の状態を検査し、第3図中の検証実行
状態フラグがオフである状態と比較し、一致したものに
ついては、検証実行状態フラグをオンに設定する。検証
実行状態記憶千段l5では検証実行状態フラグを記憶す
る。未検証項目表示手段16では、シξユレーション終
了後、検証実行状態記憶手段l5に記憶されている検証
実行状態フラグの状態を検査し検証実行状態フラグがオ
フであるところの検証項目を検証項目登録手段l3から
挿入し表示する。例えば、シミュレーション終了時の検
証実行状態記憶千段l5の状態が第6図に示すような状
態であれば未検証項目表示手段l6では、第7図のよう
に表示される。
R 1とTER2の状態を検査し、第3図中の検証実行
状態フラグがオフである状態と比較し、一致したものに
ついては、検証実行状態フラグをオンに設定する。検証
実行状態記憶千段l5では検証実行状態フラグを記憶す
る。未検証項目表示手段16では、シξユレーション終
了後、検証実行状態記憶手段l5に記憶されている検証
実行状態フラグの状態を検査し検証実行状態フラグがオ
フであるところの検証項目を検証項目登録手段l3から
挿入し表示する。例えば、シミュレーション終了時の検
証実行状態記憶千段l5の状態が第6図に示すような状
態であれば未検証項目表示手段l6では、第7図のよう
に表示される。
以上のように本実施例によれば、被検証論理回路の機能
を高級言語によって記述することと、任意のi能単位に
ついて検証するべき状態を記述することによって、任意
の人力バタンに対してシくユレーション実行時に検証す
るべき状態が発生したか否かが検査され、シくユレーシ
ョン実行後に上記入力バタンによって検証されなかった
状態が表示されるため、シミュレーション実行後に上記
入力パタンによって検証されなかった状態を容易に把渥
できる。なお、本実施例において機能記述登録手段l1
は高級言語による機能記述を登録する手段としたが、論
理回路に含まれる素子の接続関係を図的に表現した図的
言語による機能記述を登録する手段としてもよい。第8
図に、機能記述登録千段1lの、論理回路に含まれる素
子の接続関係を図的に表現した図的言語による機能記述
の一例を示す。機能記述登録手段11を、論理回路に含
まれる素子の接続関係を図的に表現した図的言語による
機能記述を登録する手段として構威された論理回路の機
能検証方法についても、第1図の構成による、上記の実
施例と同様に実施できる。
を高級言語によって記述することと、任意のi能単位に
ついて検証するべき状態を記述することによって、任意
の人力バタンに対してシくユレーション実行時に検証す
るべき状態が発生したか否かが検査され、シくユレーシ
ョン実行後に上記入力バタンによって検証されなかった
状態が表示されるため、シミュレーション実行後に上記
入力パタンによって検証されなかった状態を容易に把渥
できる。なお、本実施例において機能記述登録手段l1
は高級言語による機能記述を登録する手段としたが、論
理回路に含まれる素子の接続関係を図的に表現した図的
言語による機能記述を登録する手段としてもよい。第8
図に、機能記述登録千段1lの、論理回路に含まれる素
子の接続関係を図的に表現した図的言語による機能記述
の一例を示す。機能記述登録手段11を、論理回路に含
まれる素子の接続関係を図的に表現した図的言語による
機能記述を登録する手段として構威された論理回路の機
能検証方法についても、第1図の構成による、上記の実
施例と同様に実施できる。
機能記述登録千段11を、論理回路に含まれる素子の接
続関係を図的に表現した図的言語による機能記述を登録
する手段として構威された論理回路の機能検証方法では
、被検証論理回路の機能を論理回路に含まれる素子の接
続関係を図的に表現した図的言語によって記述すること
と、任意の機能単位について検証するべき状態を記述す
ることによって、任意の入力パタンに対してシミュレー
ション実行時に検証するべき状態が発生したか否かが検
査され、シミュレーション実行後に上記入力バタンによ
って検証されなかった状態が表示されるため、シミュレ
ーション実行後に上記入力パタンによって検証されなか
った状態を容易に把握できる。
続関係を図的に表現した図的言語による機能記述を登録
する手段として構威された論理回路の機能検証方法では
、被検証論理回路の機能を論理回路に含まれる素子の接
続関係を図的に表現した図的言語によって記述すること
と、任意の機能単位について検証するべき状態を記述す
ることによって、任意の入力パタンに対してシミュレー
ション実行時に検証するべき状態が発生したか否かが検
査され、シミュレーション実行後に上記入力バタンによ
って検証されなかった状態が表示されるため、シミュレ
ーション実行後に上記入力パタンによって検証されなか
った状態を容易に把握できる。
発明の効果
以上のように本発明は、論理回路の機能を記述し登録す
る機能記述登録手段と、上記記述中の任意の機能単位に
対して、検証するべき状熊を検証項目として登録する検
証項目登録手段と、シミュレーション実行時に、上記登
録された検証するべき状態が発生した場合、該状態ごと
に設定される検証実行状態フラグをオンにセットする検
証実行状態検査手段と、上記検証実行状態フラグの状態
を記憶する検証実行状態記憶手段と、シ稟ユレーシジン
終了後に、上記検証実行状態記憶手段の検証実行状態フ
ラグがオフである検証項目を表示する未検証項目表示手
段とを設けることにより、論理回路中の任意の機能単位
に対して検証するべき状態をあらかじめ記述しておき、
シξユレーション中に上記検証するべき状態が発生した
かを検査することによって、シミュレーション実行後に
シミュレーション人力パタンによって検証されなかった
状態を容易に把握できる。
る機能記述登録手段と、上記記述中の任意の機能単位に
対して、検証するべき状熊を検証項目として登録する検
証項目登録手段と、シミュレーション実行時に、上記登
録された検証するべき状態が発生した場合、該状態ごと
に設定される検証実行状態フラグをオンにセットする検
証実行状態検査手段と、上記検証実行状態フラグの状態
を記憶する検証実行状態記憶手段と、シ稟ユレーシジン
終了後に、上記検証実行状態記憶手段の検証実行状態フ
ラグがオフである検証項目を表示する未検証項目表示手
段とを設けることにより、論理回路中の任意の機能単位
に対して検証するべき状態をあらかじめ記述しておき、
シξユレーション中に上記検証するべき状態が発生した
かを検査することによって、シミュレーション実行後に
シミュレーション人力パタンによって検証されなかった
状態を容易に把握できる。
第l図は本発明の実施例における論理回路の機能検証方
法の構戊図、第2図は機能記述登録手段への高級言語に
よる記述の登録例を示した図、第3図は検証項目登録手
段への登録例を示した図、第4図は検証実行状態記憶手
段の初期状態の一例を示した図、第5図は検証実行状態
記憶手段のシミュレーション実行中の状態の一例を示し
た図、第6図は検証実行状態記憶手段の、シミュレーシ
ョン実行後の状態の一例を示した図、第7図は未検証内
容表示手段に表示される未検証内容の表示例を示した図
、第8図は機能記述登録手段への図的言語による記述の
登録例を示した図である。 11・・・・・・機能記述登録手段、12・・・・・・
シミュレーター、13・・・・・・検証項目登録手段、
l4・・・・・・検証実行状態検査手段、15・・・・
・・検証実行状態記憶手段、l6・・・・・・未検証項
目表示手段。
法の構戊図、第2図は機能記述登録手段への高級言語に
よる記述の登録例を示した図、第3図は検証項目登録手
段への登録例を示した図、第4図は検証実行状態記憶手
段の初期状態の一例を示した図、第5図は検証実行状態
記憶手段のシミュレーション実行中の状態の一例を示し
た図、第6図は検証実行状態記憶手段の、シミュレーシ
ョン実行後の状態の一例を示した図、第7図は未検証内
容表示手段に表示される未検証内容の表示例を示した図
、第8図は機能記述登録手段への図的言語による記述の
登録例を示した図である。 11・・・・・・機能記述登録手段、12・・・・・・
シミュレーター、13・・・・・・検証項目登録手段、
l4・・・・・・検証実行状態検査手段、15・・・・
・・検証実行状態記憶手段、l6・・・・・・未検証項
目表示手段。
Claims (2)
- (1)シミュレーターを備えた論理回路の機能検証方法
において、論理回路の機能を記述し登録する機能記述登
録手段と、上記記述中の任意の機能単位に対して、検証
するべき状態を検証項目として登録する検証項目登録手
段と、シミュレーション実行時に、上記登録された検証
するべき状態が発生した場合、該状態ごとに設定される
検証実行状態フラグをオンにセットする検証実行状態検
査手段と、上記検証実行状態フラグの状態を記憶する検
証実行状態記憶手段と、シミュレーション終了後に、上
記検証実行状態記憶手段の検証実行状態フラグがオフで
ある検証項目を表示する未検証項目表示手段、とを備え
たことを特徴とする論理回路の機能検証方法。 - (2)機能記述登録手段は、論理回路と等価な動作を高
級言語によって表現した機能表現、あるいは、論理回路
に含まれる素子を図的言語として表現した機能表現を登
録する手段であることを特徴とする請求項(1)記載の
論理回路の機能検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153379A JP2563584B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153379A JP2563584B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318776A true JPH0318776A (ja) | 1991-01-28 |
| JP2563584B2 JP2563584B2 (ja) | 1996-12-11 |
Family
ID=15561181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153379A Expired - Lifetime JP2563584B2 (ja) | 1989-06-15 | 1989-06-15 | 論理回路の機能検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002291820A (ja) * | 2001-03-30 | 2002-10-08 | Tamanoya:Kk | 骨 箱 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131238A (ja) * | 1986-11-20 | 1988-06-03 | Nec Corp | 論理シミユレ−タ |
-
1989
- 1989-06-15 JP JP1153379A patent/JP2563584B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131238A (ja) * | 1986-11-20 | 1988-06-03 | Nec Corp | 論理シミユレ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002291820A (ja) * | 2001-03-30 | 2002-10-08 | Tamanoya:Kk | 骨 箱 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563584B2 (ja) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113342669A (zh) | 一种缩短芯片代码覆盖率收敛时间的验证方法及装置 | |
| JPH0318776A (ja) | 論理回路の機能検証方法 | |
| US5974575A (en) | Simulation device and method | |
| JPH1185828A (ja) | 順序回路機能検証方法および順序回路機能検証システム | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPH0341565A (ja) | 論理回路の機能検証方法 | |
| JP3212157B2 (ja) | 論理回路検証装置 | |
| JP4194959B2 (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH10232795A (ja) | ソフトウェア部品組み合わせテスト方法 | |
| JPH04172538A (ja) | 検証装置 | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JPH07105256A (ja) | 論理シミュレーション方式 | |
| JP2971508B2 (ja) | 論理回路検証装置 | |
| JPH06266791A (ja) | 論理回路の検証支援装置 | |
| JPH0715496B2 (ja) | 論理回路検証方法 | |
| JPH0561935A (ja) | 論理シミユレーシヨン方式 | |
| JPH0736953A (ja) | 論理シミュレーション結果解析装置 | |
| JPH0567164A (ja) | 論理シミユレーシヨン方式 | |
| JPH0318775A (ja) | 論理回路の機能検証方法 | |
| JPH05151297A (ja) | 論理検証装置 | |
| JPS63205760A (ja) | 論理シミユレ−シヨンのテストカバレ−ジ方式 | |
| JPH04355383A (ja) | 半導体集積回路 | |
| JPS61169778A (ja) | Lsiテストデ−タ評価方式 | |
| JPH0341563A (ja) | 論理回路の機能検証方法 |