JPH0318777A - スキヤン回路の故障診断方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路の故障診断方法に係り、特にスキャン
回路に好適な故障診断方法に関する。

〔従来の技術〕

スキャン回路は順序回路の１種である．順序回路の故障
診断では、各仮定故障についてテストパターン生戊と故
障シミュレーションが交互に繰返される．また、１つの
特定の仮定故障を検出するのに、一般に複数のシーケン
シャルなテストパターンが必要である．そのため、時間
オーバーにより故障診断処理が途中で打切られるとき、
その時点の故障診断処理結果を外部記憶装置に書き込ん
で退避し、故障診断処理をリスタートするときは、故障
診断処理結果を外部記憶装置から読み込んで復元し、故
障診断処理を続行するという方法が行われている． 〔発明が解決しようとする課題〕 上記の故障診断方法では、故障診断方法のりスタート機
能を実現するのに、故障診断処理結果の外部記憶装置へ
の退避と外部装置からの復元の２つの機能を用意しなけ
ればならないという問題があった。

本発明の目的は、これらの機能を用意しなくても、スキ
ャン回路の故障診断処理のりスタート機能が実現できる
方法を提供することにある．〔課題を解決するための手
段〕 上記目的を達或するために、スキャン回路の故障診断に
おいて、独立に故障シミュレーションが可能な単位でス
キャン回路全体のテストパターンを生成し，このテスト
パターン圧分毎に故障シミュレーションを実行し、時間
オーバーにより故障シミュレーションが途中で打切られ
たとき、その時点でテストパターンから故障シミュレー
ションをリスタートするようにしたものである（手段上
）。

さらに、独立に故障シミュレーションが可能な単位でス
キャン回路全体のテストパターン生成を行うために、ス
キャン回路のアドレス空間を分割し、分割された各アド
レス空間を使用するテストパターンと全アドレス空間を
使用するテストパターンに分けてテストパターンを生成
するようにしたものである（手段２）。さらに、アドレ
ス空間の分割は２ｎ　（ｎは整数）単位に行うようにし
たものである（手段３）。

〔作用〕

上記手段１は故障シミュレーションのりスタート機能を
有するスキャン回路の故障診断を、上記手段２は独立に
故障シミュレーションが可能な単位でのスキャン回路全
体のテストパターン生成を、上記手段３はアドレス空間
の分割を各々可能にする。

〔実施例〕

本発明の実施例の説明に先立ち，スキャン回路について
説明する。スキャン回路は論理回路内の各ＦＦの値を読
み書きする回路であり、論理回路（Ｍ序回路）を複数の
サブ回路（組合せ回路）に分割し、各サブ回路毎に診断
データを生成し，それらを編集・統合して論理回路の診
断データを生成する分割診断方法に不可欠な回路である
。

第３図はスキャン回路の１種であるランダムアクセスス
キャン回路を示す。ランダムアクセススキャン回路３０
はＬＳｉ３１内のＦＦ３２〜３５のいずれかを選択し、
当該ＦＦのスキャンイン操作（値の書き込み）またはス
キャンアウト操作（値の読み出し）を行う。このスキャ
ン回路３０により、Ｆ’　Ｆ　３　２と３３を擬似入力
エッジとし、ＦＦ３４と３５を擬似出力エッジとするサ
ブ回路３６の診断データの生成が可能である。この診断
データ生戊において、ＦＦ３２と３３のスキャンイン操
作とＦＦ３４と３５のスキャンアウト操作が行なわれる
。

第４図はランダムアクセススキャン回路構造の例を示す
．ランダムアクセススキャン回路３０はバイトデコーダ
４０，ビットデコーダ４↓，スキャンイン信号生成回路
４２，スキャンイン回路４３〜４６，スキャンアウト回
路４７からなる。

スキャン回路３０はバイトデコーダ４ｏとビットデコー
ダ４工によりアドレス信号をデコードし、当該アドレス
のＦＦのスキャンイン回路を選択し、リセット信号線４
８の値が１のときに当該ＦＦをリセットし（０を書き込
み），セット信号線４９の値が１のときに当該ＦＦをセ
ットし（王を書き込み）、信号線４８と４９の仏が共に
Ｏのときに当該ＦＦのイ直を読み出す。

以下、本発明の一実施例を図面により詳細に説明する。

第ｌ図は本発明に基づくスキャン回路の故障診断処理を
示すフローチャートである。この図に基づいて処理手順
を順次説明する。

ステップ１０１　：本ステップはスキャン回路名，処理
モードを入力する。ここで、処理モードはノーマルかり
スタートのいずれかであり、リスタートモードのときは
リスタートすべきテストパターン圧分番号も入力する。

ステップエ０２：本ステップはステップ１０１で人力し
たスキャン回路名のスキャン回路全体について，独立に
故障シミュレーションが可能な単位でテストパターンを
筆者が考案した方法（出願番号：昭６３　−　２５１７
６８）を使用して生成する。生成するテストパターンの
概要を第２図に従い説明する。

生成するテストパターン２ｌは２種類のテストパターン
により構成される。第ｌのテストパターンはアドレス空
間を６４バイト単位に分割した各各のアドレス空間を使
用するテストパターンである。すなわち，テストパター
ン２２はバイトアドレスＯ〜６３を、テストパターン２
３はバイトアドレス６４〜１２７を、テストパターン２
４はバイトアドレス６４ｎ〜６４　（ｎ＋１）−１を各
々使用するテストパターンである。第２のテストパター
ンは全バイトアドレスを使用するテストパターン２５で
あり、これはバイトデコーダの仮定故障を検出するため
に使用する。

ステップ１０３：本ステップはステップ１０１で入力し
た処理モードの判定を行う。ノーマルモードならばステ
ップ１０４へ、リスタートモードステップ１ｏ４：本ス
テップは処理すべきテストパターン圧分番号を表わす処
理Ｎαを１に初期設定する。

ステップ１０５：本ステップはステップ１０１で入力し
たテストパターン圧分番号を処理＆にセットする。

ステップｌ０６二本ステップは処理恥が最大値を越えて
いるかを判定する。最大値を越えているならば、故障診
断処理は終了する。そうでなければ，ステップ１０７へ
分岐する． ステップ１０７　：本ステップは処理Ｎαが指すテスト
パターンについて故障シミュレーションを行う． ステップ１０８：本ステップはステップ１０７の故障シ
ミュレーションで得られた診断データを診断データファ
イルに追加出力する． ステップ１０９：本ステップは処理Ｎαにｌを加算する
． ステップ１１０：本ステップは割込み処理であり，時間
オーバーの割込みが生じたときに制御が移される。本ス
テップは、時間オーバーのエラーメッセージ、時間オー
バーが生じたスキャン回路名、時間オーバーが生じたと
きの処理Ｎａの値を出力する。

本実施例によれば、故障シミュレーションのりスタート
機能を有するスキャン回路の故障診断が可能である。

〔発明の効果〕

本発明によれば、故障診断処理結果の外部記憶装置八の
退避と外部記憶装置からの復元の２つの機能を用意しな
くても、スキャン回路の故障診断処理のりスタート機能
が実現できるので，スキャン回路の故障診断方法を容易
に実現することが可能である。

【図面の簡単な説明】

第ｌ図は本発明に基づくスキャン回路の故障診断処理を
示すフローチャート、第２図は生成するテストパターン
の概要の説明図、第３図はランダムアクセススキャン回
路の説明図、第４図はランダムアクセススキャン回路構
造の説明図である。 １０１〜１１０・・・スキャン回路の故障診断処理ステ
ツプ． 奉 ｌ 會 亭 ３ θ ラン７′乙ア７セスス千ヤ）区ぼ各 ＬＳ，５ ＦＦ サフ回路 ３０−７−−−−−−一一一

Claims (1)

1. 【特許請求の範囲】 １、論理回路内の各ＦＦ（フリップフロップ）の値を読
   み書きするスキャン回路（順序回路）の故障診断におい
   て、独立に故障シミュレーションが可能な単位でスキャ
   ン回路全体のテストパターンを生成し、このテストパタ
   ーン圧分毎に故障シミュレーションを実行し、時間オー
   バーにより故障シミュレーションが途中で打切られたと
   き、その時点のテストパターンから故障シミュレーショ
   ンをリスタートすることを特徴とするスキャン回路の故
   障診断方法。 ２、特許請求の範囲第１項において、独立に故障シミュ
   レーションが可能な単位での上記テストパターン生成で
   は、スキャン回路のアドレス空間を分割して、分割され
   た各アドレス空間を使用するテストパターンを生成し、
   さらに全アドレス空間を使用するテストパターンを生成
   するスキャン回路の故障診断方法。 ３、特許請求の範囲第２項において、アドレス空間の分
   割を２＾ｎ（ｎは整数）単位に行う、スキャン回路の故
   障診断方法。