JPH05334116A - デバッグ制御方式 - Google Patents

Abstract

(57)【要約】 【目的】情報処理装置のデバッグ制御方式において、診
断データを保護することにより、診断対象外の回路から
の影響をなくし、デバッグを容易にする。 【構成】診断装置１からの制御指示によりフラグ５がセ
ットされ（診断データ保護モードとなる）、かつマスク
レジスタ３６の例えば０ビット目に１がセットされる
と、０ビット目に対応するＡＮＤゲート６０の論理回路
２０からの入力Ｃ００が禁止され、レジスタ３０への論
理回路２０からのデータセットが禁止される。同様にマ
スクレジスタ３６の１ビット目に１がセットされるとレ
ジスタ３１への論理回路２１からのデータセットが禁止
され、選択的にレジスタへの論理回路からのデータセッ
トを禁止することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置のデバッグ
制御方式に関する。

【０００２】

【従来の技術】従来の情報処理装置のデバッグは、通常
のデータ処理で使用されるレジスタに対して診断装置か
ら診断データを書き込み、クロックを進めた後、デバッ
グの対象となる回路のレジスタの値を読み出すことによ
って行われる。従って、従来のデバッグ制御方式では通
常のデータ処理で使用される複数のレジスタに対して、
診断装置の制御指示によるデータ書き込み手段を有し、
これを利用して情報処理装置の実行をデバッグする。

【０００３】図３は従来のデバッグ制御方式において、
レジスタへの書き込み手段として、情報処理装置内に構
成されたフリップフロップチェーンのスキャンパスを使
用する方法（以後スキャンパス方式と呼び）と、アドレ
スを指定して共通データパスよりデータを書き込む方法
（以後アドレス指定方式と呼ぶ）を併用する場合につい
て示している。図３において診断対象となる情報処理装
置は診断装置１を除いた部分であり、論理回路２０〜３
０、レジスタ３０〜３５、デコーダ４より構成される。
但し、論理回路２０〜２３は図の都合上独立に示されて
いるが、本来は不可分の回路である。通常処理中は、論
理回路２０〜２３からレジスタ３０〜３５に対してデー
タパスＤ０１〜Ｄ０２、Ｄ０５〜Ｄ０６、Ｄ１１〜Ｄ１
２を介してデータセット信号Ｃ００〜Ｃ０５の書き込み
指示によりデータが書き込まれる。レジスタ３０〜３５
の値はデータパスＤ０３〜Ｄ０４、Ｄ０７〜Ｄ１０、Ｄ
１３〜Ｄ１４を介して論理回路２０〜２３に読み出され
る。

【０００４】診断装置１からの制御指示によるデータの
書き込みをスキャンパス方式によって行う場合、情報処
理装置内の対象となるレジスタは全て１本のフリップフ
ロップチェーンとして構成され、スキャン専用クロック
が与えられるとシフト動作をすることによって診断装置
からのスキャンインデータを順次書き込んでいく。但
し、スキャン動作中は通常のクロックは停止状態でなけ
ればならない。図３においてＳ０は診断装置１からのス
キャンインデータであり、Ｓ１〜Ｓ６はレジスタ３０〜
３５を接続するスキャンパスである。Ｓ７は診断装置１
に対するスキャンアウトデータであり、データの読み出
しに使用される。

【０００５】図３においてＤ００は診断装置１からの共
通データパスであり、Ａ０は診断データを書き込むレジ
スタを指定するアドレスと書き込み指示である。Ｃ０６
〜Ｃ０９はレジスタ３０，３１，３４，３５に対する診
断データのセット信号であり、デコーダ４によって診断
装置からのアドレスがデコードされ、書き込み指示によ
ってデコーダ４の出力信号であるＣ０６〜Ｃ０９を介し
て、指定されたレジスタに対する書き込み指示が発行さ
れる。レジスタ３０，３１，３４，３５のうち、書き込
み指示を受けたレジスタは共通データパス上のデータが
書き込まれる。アドレス指定方式の場合は診断データ書
き込み時に通常クロックを止める必要はない。

【０００６】診断データの書き込みにスキャンパス方式
を利用いてデバッグを行う場合、予め診断データを書き
込んでおいて通常クロックをフリーランさせて情報処理
装置の動作を調べるか、または、情報処理装置をクロッ
クステップ状態にしておき、データを書き込んでは１〜
数クロック進めることを繰り返し、対象回路の動作を調
べる。どのようにして調べるかについては本発明に直接
関係がないので詳述はしないが、通常、診断装置は対象
装置のレジスタ等を読み出す手段を備えているのでその
手段を利用したり、ロジックアナライザ等を利用する。

【０００７】診断データの書き込みにアドレス指定方式
を利用する場合もスキャンパスの場合とほぼ同様である
が、診断データ書き込み時に通常クロックを止める必要
がないので、柔軟にデバッグできる。

【０００８】

【発明が解決しようとする課題】上述した従来のデバッ
グ制御方式では、診断データが書き込まれているレジス
タに対しても通常処理のデータパスから上書きされるこ
とがある。従って従来のデバッグ制御方式では、必要な
タイミングで対象となるレジスタに診断データを設定し
固定しておくことが、容易にできないという欠点があっ
た。

【０００９】

【課題を解決するための手段】第１の発明は、情報処理
装置の通常のデータ処理で使用される複数のレジスタに
対して診断装置からスキャンパス等のデータ書き込み手
段を用いて初期値を設定し前記情報処理装置のデバッグ
を行うデバッグ制御方式において、前記診断装置の制御
指示で設定可能な診断データ保護モードを設け、前記診
断データ保護モードが設定されているときは予め定めら
れた前記レジスタに対する前記情報処理装置からのデー
タ設定を禁止するレジスタ書き込み禁止手段を有するこ
とを特徴とする。

【００１０】また、第２の発明は、診断対象である前記
情報処理装置の他の情報処理装置との間の論理的接続が
ない場合にのみ前記診断装置からの前記診断データ保護
モードの設定を可能とすることを特徴とする。

【００１１】また、第３の発明は、前記レジスタに対応
するビットを有し前記データ書き込み手段によりデータ
が設定されるマスクレジスタを具備し、前記マスクレジ
スタの内容が“１”に設定されているビットに対応する
前記レジスタに関してのみ前記診断データ保護モードを
有効にする前記レジスタ書き込み禁止手段を有すること
を特徴とする。

【００１２】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、図３
の情報処理装置に対して本発明を実施した場合を示して
いる。従って図１上の各部については図３との相違点の
み説明する。

【００１３】図１においてフラグ５は診断データ保護モ
ードを示すフラグレジスタであり、診断装置１からの制
御指示Ｃ１０によって設定される。ＡＮＤゲート６０
は、論理回路２０からの通常処理中のレジスタ３０のデ
ータセット信号Ｃ００とフラグレジスタ５の出力信号Ｃ
１１を入力とし、Ｃ１１の否定とＣ００の論理積を出力
する。同様に、ＡＮＤゲート６１は、論理回路２０から
の通常処理中のレジスタ３１のデータセット信号Ｃ０１
とフラグレジスタ５の出力信号Ｃ１１を入力とし、Ｃ１
１の否定とＣ０１の論理積を出力する。レジスタ３０，
３１はＡＮＤゲート６０，６１の出力信号Ｃ１２，Ｃ１
３をセット信号としてデータパスＤ０１，Ｄ０２上の値
が書き込まれる。

【００１４】尚、本実施例でフラグレジスタ５の制御対
象のレジスタとして、レジスタ３０とレジスタ３１を選
択して説明を進めるが、他のレジスタであってもよい。

【００１５】従って、フラグレジスタ５の値が“１”の
とき、即ち診断データ保護モードが設定されている場
合、ＡＮＤゲート６０，６１の出力は常に“０”となる
のでデータパスＤ０１，Ｄ０２上の値が書き込まれるこ
とはない。

【００１６】本実施例では診断データ保護モードが設定
されている場合でも診断装置からの制御指示による診断
データの書き込みは、スキャンパス方式とアドレス指定
方式のどちらでも有効である。

【００１７】複数の情報処理装置が互いに接続されて１
つのシステムを構成している場合、その中の特定の情報
処理装置の診断を行う際、診断対象となる情報処理装置
は他の情報処理装置から論理的に切り離されていること
が望ましい。そのため、診断装置は通常、診断対象装置
と他装置とのインタフェースが有効であることを示すイ
ンタフェース有効フラグを持つ（図示せず）。このフラ
グが“０”で、他の情報処理装置から論理的に切り離さ
れているという条件の下で診断データ保護モードが有効
となるように制御することによって誤操作を防ぐことが
できる。

【００１８】図２は、図１の実施例において診断装置１
からの制御指示により書き込み可能なマスクレジスタ３
６を具備した場合について示したブロック図である。従
って図２上の各部については図１との相違点のみ説明す
る。

【００１９】図２においてＣ１６はマスクレジスタ３６
に対するデータセット信号であり、Ｃ０６〜Ｃ１９と同
様にデコーダ４によって診断装置１からのＡ０上のアド
レスがデコードされ、アドレスがマスクレジスタ３６を
指定していた場合、Ａ０上の書き込み指示によってデコ
ーダ４の出力信号Ｃ１６を介してマスクレジスタ３６に
対する書き込み指示が発行される。マスクレジスタ３６
は２ビットのレジスタであり、データセット信号Ｃ１６
による共通データパスＤ００上のデータが書き込まれ
る。ＡＮＤゲート６２は、マスクレジスタ３６のビット
０の出力信号Ｍ０とフラグレジスタ５の出力信号Ｃ１１
を入力とし、Ｍ０とＣ１１の論理積を出力する。同様に
ＡＮＤゲート６３は、マスクレジスタ３６のビット１の
出力信号Ｍ１とフラグレジスタ５の出力信号Ｃ１１を入
力とし、Ｍ１とＣ１１の論理積を出力する。ＡＮＤゲー
ト６０は、論理回路２０からの通常処理中のレジスタ３
０のデータセット信号Ｃ００とＡＮＤゲート６２の出力
信号Ｃ１２を入力とし、Ｃ１２の否定とＣ００の論理積
を出力する。同様に、ＡＮＤゲート６１は、論理回路２
１からの通常処理中のレジスタ３１のデータセット信号
Ｃ０１とＡＮＤゲート６３の出力信号Ｃ１３を入力と
し、Ｃ１３の否定とＣ０１の論理積を出力する。レジス
タ３０，３１はＡＮＤゲート６０，６１の出力信号Ｃ１
４，Ｃ１５をセット信号としてデータパスＤ０１，Ｇ０
２上の値が書き込まれる。

【００２０】従って、フラグレジスタ５の値が“１”の
とき、即ち診断データ保護モードが設定されている場合
でも、レジスタ３０に対する診断データ保護モードは対
応するマスクレジスタ３６のビット、即ちビット０が
“１”でなければ有効にならない。同様にレジスタ３１
に対する診断データ保護モードも対応するマスクレジス
タ３６のビット、即ちビット１が“１”でなければ有効
にならない。診断データ保護モードが設定されていて且
つ、マスクレジスタ３６のビット０の値が“１”の場
合、ＡＮＤゲート６２の出力は“１”で、ＡＮＤゲート
６０の出力は“０”となるのでレジスタ３０にデータパ
スＤ０１上の値が書き込まれることはない。同様に診断
データ保護モードが設定されていて且つ、マスクレジス
タ３６のビット１の値が“１”の場合、ＡＮＤゲート６
３の出力は“１”で、ＡＮＤゲート６１の出力は“０”
となるのでレジスタ３１にデータパスＤ０２上の値が書
き込まれることはない。

【００２１】このように、マスクレジスタ３６およびＡ
ＮＤゲート６２，６３を設けることにより、レジスタ３
０，３１に対する診断データ保護モードを選択的に有効
にすることができる。

【００２２】

【発明の効果】以上説明したように本発明は情報処理装
置のデバッグ制御方式において、診断データ保護モード
を設けたことにより、予め設定した診断データを保護す
ることが可能となり、診断対象外の回路の影響を受ける
ことなく診断対象の回路のデバッグが容易にできる効果
がある。

【００２３】さらに、情報処理装置の動作状態によっで
診断データ保護モードを設定する制御指示を有効にする
ことにより、誤操作を防止することができるという効果
がある。

【００２４】また、マスクレジスタを設けることによ
り、診断データ保護モードの対象となるレジスタを選択
することができるので、デバッグの対象となる回路を十
分細かく設定でき、デバッグが容易になるという効果も
ある。

【図面の簡単な説明】

【図１】本発明の第一の実施例のブロック図である。

【図２】第一の実施例に加えてマスクレジスタを具備し
た第二の実施例をブロック図である。

【図３】従来技術を示すブロック図である。

【符号の説明】

１ 診断装置 ２０〜２３ 論理回路 ３０〜３５ レジスタ ３６ マスクレジスタ ４ デコーダ ５ フラグ ６０〜６３ ＡＮＤゲート Ｓ０〜Ｓ７ スキャンパス Ｃ００〜Ｃ１６ 信号線 Ｄ００〜Ｄ１４ データパス Ａ０ アドレスおよび書き込み指示

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置の通常のデータ処理で使用
   される複数のレジスタに対して診断装置からスキャンパ
   ス等のデータ書き込み手段を用いて初期値を設定し前記
   情報処理装置のデバッグを行うデバッグ制御方式におい
   て、前記診断装置の制御指示で設定可能な診断データ保
   護モードを設け、前記診断データ保護モードが設定され
   ているときは予め定められた前記レジスタに対する前記
   情報処理装置からのデータ設定を禁止するレジスタ書き
   込み禁止手段を有することを特徴とするデバッグ制御方
   式。
2. 【請求項２】 診断対象である前記情報処理装置の他の
   情報処理装置との間の論理的接続がない場合にのみ前記
   診断装置からの前記診断データ保護モードの設定を可能
   とすることを特徴とする請求項１記載のデバッグ制御方
   式。
3. 【請求項３】 前記レジスタに対応するビットを有し前
   記データ書き込み手段によりデータが設定されるマスク
   レジスタを具備し、前記マスクレジスタの内容が“１”
   に設定されているビットに対応する前記レジスタに関し
   てのみ前記診断データ保護モードを有効にする前記レジ
   スタ書き込み禁止手段を有することを特徴とする請求項
   １記載のデバッグ制御方式。