JPH0137771B2 - - Google Patents
Info
- Publication number
- JPH0137771B2 JPH0137771B2 JP59193001A JP19300184A JPH0137771B2 JP H0137771 B2 JPH0137771 B2 JP H0137771B2 JP 59193001 A JP59193001 A JP 59193001A JP 19300184 A JP19300184 A JP 19300184A JP H0137771 B2 JPH0137771 B2 JP H0137771B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- language
- svp
- ras
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サービスプロセツサ（以下、SVP
と云う）と、障害処理（RAS）回路を備えた複
数個の処理ユニツト（PU）で構成された本体装
置とからなるデータ処理装置において、SVPか
ら上記本体装置の処理ユニツト（PU）を診断す
る為のテストプログラムを自動生成する方法に関
する。
と云う）と、障害処理（RAS）回路を備えた複
数個の処理ユニツト（PU）で構成された本体装
置とからなるデータ処理装置において、SVPか
ら上記本体装置の処理ユニツト（PU）を診断す
る為のテストプログラムを自動生成する方法に関
する。
最近のデータ処理装置は、実時間で運用される
ことが多くなるに従つて、信頼度の向上が要求さ
れるようになり、本体装置の運転、保守操作の制
御を専用に行う為のSVPを設け、該SVPから上
記本体装置側に設けられているスキヤンイン、ス
キヤンアウト機能を備えたRAS回路をアクセス
することにより、本体装置を診断することができ
るようになつている。
ことが多くなるに従つて、信頼度の向上が要求さ
れるようになり、本体装置の運転、保守操作の制
御を専用に行う為のSVPを設け、該SVPから上
記本体装置側に設けられているスキヤンイン、ス
キヤンアウト機能を備えたRAS回路をアクセス
することにより、本体装置を診断することができ
るようになつている。
上記RAS回路を備えたデータ処理装置の構成
例を第３図に示す。
例を第３図に示す。
本図において、１は複数個の処理ユニツト
（PU）〔例えば、中央処理装置（CPU）、主記憶
装置（MEM）、チヤンネル装置（CH）、等〕か
らなる本体装置、１１は各処理ユニツト（PU）
に設けられているRAS回路、２はサービスプロ
セツサ（SVP）、２１はサービスプロセツサリン
クアダプタ（以下、SLAと云う）、２２はSVPリ
ンクであり、該SVP２から本体装置１に対する
診断は総て、上記SLA２１、SVPリンク２２を
通して実行されるように構成されている。
（PU）〔例えば、中央処理装置（CPU）、主記憶
装置（MEM）、チヤンネル装置（CH）、等〕か
らなる本体装置、１１は各処理ユニツト（PU）
に設けられているRAS回路、２はサービスプロ
セツサ（SVP）、２１はサービスプロセツサリン
クアダプタ（以下、SLAと云う）、２２はSVPリ
ンクであり、該SVP２から本体装置１に対する
診断は総て、上記SLA２１、SVPリンク２２を
通して実行されるように構成されている。
上記本体装置１側の各処理ユニツト（PU）に
設けられているRAS回路１１には、複数個のス
キヤンポイントがあり、それぞれのスキヤンポイ
ントに対してスキヤンアドレスが与えられてお
り、複数個のスキヤンポイントを１群として複数
個のスキヤングループに分けられている。
設けられているRAS回路１１には、複数個のス
キヤンポイントがあり、それぞれのスキヤンポイ
ントに対してスキヤンアドレスが与えられてお
り、複数個のスキヤンポイントを１群として複数
個のスキヤングループに分けられている。
従つて、例えばSVP２からの指示に基づいて、
上記SLA２１、SVPリンク２２を通して、各ス
キヤングループの特定のスキヤンポイントに対し
て特定の値をスキヤンインすることにより、エラ
ーが発生するような場合、該エラーの発生によつ
て特定のスキヤンポイントが“１”となること
を、スキヤンアウト手段によりSVPが認識する
ことで、当該処理ユニツト（PU）の特定機能
（例えば、エラー検出回路）の正常性を診断する
ことができる。
上記SLA２１、SVPリンク２２を通して、各ス
キヤングループの特定のスキヤンポイントに対し
て特定の値をスキヤンインすることにより、エラ
ーが発生するような場合、該エラーの発生によつ
て特定のスキヤンポイントが“１”となること
を、スキヤンアウト手段によりSVPが認識する
ことで、当該処理ユニツト（PU）の特定機能
（例えば、エラー検出回路）の正常性を診断する
ことができる。
このようなハードウエア機構を備えたデータ処
理装置において、上記本体装置１のRAS回路１
１に対して、SVP２がSLA２１、SVPリンク２
２を通してアクセスを行う為には、一般には、本
体装置１の個々の処理ユニツト（PU）に対する
テスト手順をハードウエア設計者が仕様書の形に
文書化し、該文書化された仕様書を基に、ソフト
ウエア担当者が、上記SVPリンク２２に接続さ
れた各処理ユニツト（PU）内のスキヤンポイン
トをアクセスする為のプログラムを、専用のプロ
グラム言語（SDL言語と云う）と、SVP２のア
センブラ言語とで記述し、該記述されたプログラ
ムを、例えば計算機処理によつて、SVP２内で
実行できるオブジエクトプログラムに翻訳して実
行した。
理装置において、上記本体装置１のRAS回路１
１に対して、SVP２がSLA２１、SVPリンク２
２を通してアクセスを行う為には、一般には、本
体装置１の個々の処理ユニツト（PU）に対する
テスト手順をハードウエア設計者が仕様書の形に
文書化し、該文書化された仕様書を基に、ソフト
ウエア担当者が、上記SVPリンク２２に接続さ
れた各処理ユニツト（PU）内のスキヤンポイン
トをアクセスする為のプログラムを、専用のプロ
グラム言語（SDL言語と云う）と、SVP２のア
センブラ言語とで記述し、該記述されたプログラ
ムを、例えば計算機処理によつて、SVP２内で
実行できるオブジエクトプログラムに翻訳して実
行した。
従つて、これ迄は、例えば計算機で翻訳処理が
可能な言語によるテストプログラムを生成するの
に、ハードウエア設計者による、本体装置１のハ
ードウエア構成に基づいた上記仕様書の作成と、
該仕様書に基づいて、SVP２がSLA２１、SVP
リンク２２を通して、各処理ユニツト（PU）の
RAS回路１１をアクセスすることができるプロ
グラムを、計算機処理に入力できる特定の言語で
作成すると云う２段構成をとつていた為、上記本
体装置１側でハードウエアの変更があると、上記
テスト手順書（仕様書）と、上記テストプログラ
ムとの内容が不一致になつたり、上記ハードウエ
アの変更に伴う修正作業に多くの工数を必要とす
る問題があり、効果的なテストプログラム生成方
法が待たれていた。
可能な言語によるテストプログラムを生成するの
に、ハードウエア設計者による、本体装置１のハ
ードウエア構成に基づいた上記仕様書の作成と、
該仕様書に基づいて、SVP２がSLA２１、SVP
リンク２２を通して、各処理ユニツト（PU）の
RAS回路１１をアクセスすることができるプロ
グラムを、計算機処理に入力できる特定の言語で
作成すると云う２段構成をとつていた為、上記本
体装置１側でハードウエアの変更があると、上記
テスト手順書（仕様書）と、上記テストプログラ
ムとの内容が不一致になつたり、上記ハードウエ
アの変更に伴う修正作業に多くの工数を必要とす
る問題があり、効果的なテストプログラム生成方
法が待たれていた。
従来、データ処理装置の障害処理回路、即ち前
記RAS回路をアクセスするテストプログラムは、
ハードウエア設計者が仕様書を手書きして、その
仕様書に基づいてテストプログラムを作成してい
た。
記RAS回路をアクセスするテストプログラムは、
ハードウエア設計者が仕様書を手書きして、その
仕様書に基づいてテストプログラムを作成してい
た。
上記、テストプログラムの生成手順の概略を模
式的に示すと、第４図のようになる。
式的に示すと、第４図のようになる。
本図において、１は本体装置、１１はRAS回
路、３は仕様書作成処理、４はコーデイング処
理、５はSVP２で実行できる機械語に翻訳する
アセンブル処理、である。
路、３は仕様書作成処理、４はコーデイング処
理、５はSVP２で実行できる機械語に翻訳する
アセンブル処理、である。
上記仕様書作成処理３において作成される仕様
書の１例を第５図に示す。本図において、 はテスト項番。
書の１例を第５図に示す。本図において、 はテスト項番。
は上記テスト項番‘2100'の中でのテスト項
目で、ここではチヤネル装置（CH）のモードエ
ラー検出回路が正しく動作するかどうかをテスト
することを示している。
目で、ここではチヤネル装置（CH）のモードエ
ラー検出回路が正しく動作するかどうかをテスト
することを示している。
は上記チヤネル装置（CH）のモードエラー
検出回路をテストする為に必要な初期設定条件
で、スキヤングループ９に属するレジスタＡ，Ｂ
（１ビツト）に‘1'をスキヤンインすることを示
している。
検出回路をテストする為に必要な初期設定条件
で、スキヤングループ９に属するレジスタＡ，Ｂ
（１ビツト）に‘1'をスキヤンインすることを示
している。
は上記テストを行う為に、当該処理ユニツト
（PU）に、クロツクを１つだけ供給することを示
している。
（PU）に、クロツクを１つだけ供給することを示
している。
は上記テスト結果の確認処理であつて、上記
スキヤンインを行つたスキヤングループと同じグ
ループ９に属するレジスタＣ（１ビツト）をスキ
ヤンアウトして、その値が‘1'であれば、当該モ
ードエラー検出回路は正しく動作したと認識する
ことを示している。
スキヤンインを行つたスキヤングループと同じグ
ループ９に属するレジスタＣ（１ビツト）をスキ
ヤンアウトして、その値が‘1'であれば、当該モ
ードエラー検出回路は正しく動作したと認識する
ことを示している。
このような、テスト手順が折り込まれている仕
様書に基づいて、第４図で示した手順でテストプ
ログラムが生成される。
様書に基づいて、第４図で示した手順でテストプ
ログラムが生成される。
先ず、ハードウエア設計者３１によつて、仕様
書作成処理３が実行され、上記仕様書（テスト手
順書）が生成される。次に、ソフトウエア設計者
（コーダ）４１が、該仕様書の内容に基づいて、
前記SDL言語、或いはSVP向きアセンブラ言語
を使用して、コーデイング処理４を実行し、テス
トプログラムが生成される。この場合のテストプ
ログラムは大別して、次の３つに分類される。
書作成処理３が実行され、上記仕様書（テスト手
順書）が生成される。次に、ソフトウエア設計者
（コーダ）４１が、該仕様書の内容に基づいて、
前記SDL言語、或いはSVP向きアセンブラ言語
を使用して、コーデイング処理４を実行し、テス
トプログラムが生成される。この場合のテストプ
ログラムは大別して、次の３つに分類される。
(1) テストデータ：
スキヤンイン、スキヤンアウトすべきデータ
値と、該テスト動作に必要なスキヤンイン、シ
ングルクロツクスタート、スキヤンアウトのプ
ログラム（アクセス手順）のラベル指定等が、
上記アセンブラ言語で記述される。
値と、該テスト動作に必要なスキヤンイン、シ
ングルクロツクスタート、スキヤンアウトのプ
ログラム（アクセス手順）のラベル指定等が、
上記アセンブラ言語で記述される。
(2) アクセス手順：
上記テストデータ内のラベルで指定されたア
クセス手順、 ＊ スキヤンイン動作、 ＊ シングルクロツクスタート動作、 ＊ スキヤンアウト動作、 等をSVP２のSLA２１、SVPリンク２２を通
して、本体装置１のRAS回路１１に直接アク
セスできるSDL言語で記述する。
クセス手順、 ＊ スキヤンイン動作、 ＊ シングルクロツクスタート動作、 ＊ スキヤンアウト動作、 等をSVP２のSLA２１、SVPリンク２２を通
して、本体装置１のRAS回路１１に直接アク
セスできるSDL言語で記述する。
(3) テスト手順：
上記テストデータと、アクセス手順とを使用
して、前記仕様書で示されたテスト手順が上記
アセンブラ言語で記述される。
して、前記仕様書で示されたテスト手順が上記
アセンブラ言語で記述される。
このようにして、SDL言語、或いはSVP向
きアセンブラ言語でコーデイングされたテスト
プログラムが、アセンブル処理５において、例
えば計算機処理により、実際にSVP２におい
て、実行できる機械語に翻訳され、オブジエク
ルプログラムとして、SVP２のフアイルメモ
リに格納される。
きアセンブラ言語でコーデイングされたテスト
プログラムが、アセンブル処理５において、例
えば計算機処理により、実際にSVP２におい
て、実行できる機械語に翻訳され、オブジエク
ルプログラムとして、SVP２のフアイルメモ
リに格納される。
従つて、従来方式においては、仕様書作成処理
３とコーデイング処理４とが、それぞれ別の設計
者３１と４１とによつて行われるので、本体装置
１側に設計変更があると、仕様書の修正を仕様書
作成処理３で行い、テストプログラムの修正をコ
ーデイング処理４で行う必要があり、結果として
該仕様書とテストプログラムの内容が不一致にな
つたり、該修正作業に多くの工数を必要とすると
云う問題があつた。
３とコーデイング処理４とが、それぞれ別の設計
者３１と４１とによつて行われるので、本体装置
１側に設計変更があると、仕様書の修正を仕様書
作成処理３で行い、テストプログラムの修正をコ
ーデイング処理４で行う必要があり、結果として
該仕様書とテストプログラムの内容が不一致にな
つたり、該修正作業に多くの工数を必要とすると
云う問題があつた。
本発明は上記従来の欠点を鑑み、ハードウエア
設計者がテスト手順を仕様書の形に文書化すると
同じ手順で、上記テスト手順を、直接仕様書言語
（RAS言語）で記述し、該記述されたテスト手順
を、例えば計算機処理により、上記仕様書とテス
トプログラムを自動的に生成することにより、テ
ストプログラム作成工数を削減させ、且つ設計変
更が生じても、RAS言語で記述されたテスト手
順を修正するだけで、自動的に仕様書とテストプ
ログラムとを新たに生成する方法を提供すること
を目的とするものである。
設計者がテスト手順を仕様書の形に文書化すると
同じ手順で、上記テスト手順を、直接仕様書言語
（RAS言語）で記述し、該記述されたテスト手順
を、例えば計算機処理により、上記仕様書とテス
トプログラムを自動的に生成することにより、テ
ストプログラム作成工数を削減させ、且つ設計変
更が生じても、RAS言語で記述されたテスト手
順を修正するだけで、自動的に仕様書とテストプ
ログラムとを新たに生成する方法を提供すること
を目的とするものである。
この目的は、サービスプロセツサ（SVP）と、
RAS回路を備えた複数個の処理ユニツト（PU）
で構成されている本体装置とからなるデータ処理
装置において、サービスプロセツサ（SVP）か
らの指示に基づいて、サービスプロセツサリンク
アダプタ（SLA）を通して、上記本体装置を構
成する処理ユニツト（PU）を診断する為のテス
ト手順を、直接記述する為の専用の仕様書言語を
設け、該仕様書言語を用いて、サービスプロセツ
サ（SVP）から上記本体装置の各処理ユニツト
（PU）を診断する為のテスト手順を記述し、該記
述された上記仕様書言語によるテスト手順をサー
ビスプロセツサ（SVP）で実行できるプログラ
ムに翻訳し、且つアセンブルすると共に、上記テ
スト手順を特定のフオーマツトの仕様書に編集し
て、プリントアウトするようにした本発明のテス
トプログラム自動生成方法によつて達成される。
RAS回路を備えた複数個の処理ユニツト（PU）
で構成されている本体装置とからなるデータ処理
装置において、サービスプロセツサ（SVP）か
らの指示に基づいて、サービスプロセツサリンク
アダプタ（SLA）を通して、上記本体装置を構
成する処理ユニツト（PU）を診断する為のテス
ト手順を、直接記述する為の専用の仕様書言語を
設け、該仕様書言語を用いて、サービスプロセツ
サ（SVP）から上記本体装置の各処理ユニツト
（PU）を診断する為のテスト手順を記述し、該記
述された上記仕様書言語によるテスト手順をサー
ビスプロセツサ（SVP）で実行できるプログラ
ムに翻訳し、且つアセンブルすると共に、上記テ
スト手順を特定のフオーマツトの仕様書に編集し
て、プリントアウトするようにした本発明のテス
トプログラム自動生成方法によつて達成される。
即ち、本発明によれば、サービスプロセツサ
（SVP）と、RAS回路を備えた複数個の処理ユニ
ツト（PU）で構成される本体装置とからなるデ
ータ処理装置において、該SVPからSLA、SVP
リンクを通して、上記本体装置の処理ユニツト
（PU）を診断する為のテスト手順を、ハードウエ
ア設計者が、実際にテストしたい手順通りに、専
用の仕様書言語（以下、RAS言語という）で記
述し、該記述されたテスト手順を、例えば計算機
処理によつて、実際に上記SVPで実行できるプ
ログラムに翻訳し、且つアセンブルすると共に、
該テスト手順を仕様書の形式にプリントアウトす
るようにしたものであるので、ハードウエア設計
者が、上記RAS言語により、本体装置の各処理
ユニツト（PU）のRAS回路に対するテストプロ
グラムの作成と、変更を行うことが可能となり、
該RAS言語で記述されたテスト手順を、例えば
計算機処理に入力するだけで、上記テスト手順の
仕様書とテストプログラムが同時に作成でき、該
仕様書とテストプログラムの一致性が保障される
効果がある。
（SVP）と、RAS回路を備えた複数個の処理ユニ
ツト（PU）で構成される本体装置とからなるデ
ータ処理装置において、該SVPからSLA、SVP
リンクを通して、上記本体装置の処理ユニツト
（PU）を診断する為のテスト手順を、ハードウエ
ア設計者が、実際にテストしたい手順通りに、専
用の仕様書言語（以下、RAS言語という）で記
述し、該記述されたテスト手順を、例えば計算機
処理によつて、実際に上記SVPで実行できるプ
ログラムに翻訳し、且つアセンブルすると共に、
該テスト手順を仕様書の形式にプリントアウトす
るようにしたものであるので、ハードウエア設計
者が、上記RAS言語により、本体装置の各処理
ユニツト（PU）のRAS回路に対するテストプロ
グラムの作成と、変更を行うことが可能となり、
該RAS言語で記述されたテスト手順を、例えば
計算機処理に入力するだけで、上記テスト手順の
仕様書とテストプログラムが同時に作成でき、該
仕様書とテストプログラムの一致性が保障される
効果がある。
以下本発明の実施例を図面によつて詳述する。
第１図は本発明を実施して、テストプログラムを
自動生成する場合の処理を模式的に示したもの
で、第４図と同じ記号は同一の対象物を示し、
３′，６′，７が本発明を実施するのに必要な処理
を示している。
第１図は本発明を実施して、テストプログラムを
自動生成する場合の処理を模式的に示したもの
で、第４図と同じ記号は同一の対象物を示し、
３′，６′，７が本発明を実施するのに必要な処理
を示している。
先ず、本発明を実施するのに必要な前記RAS
言語について、概略を説明する。
言語について、概略を説明する。
RAS言語は、第３図で説明したSVPリンク２
２に接続される本体装置１の各処理ユニツト
（PU）のRAS回路１１に対して、該SVPリンク
２２を通してアクセスできる機能を、ハードウエ
ア設計者が、第４図で説明した仕様書作成処理３
と同じようにして、直接記述できる専用言語であ
る。
２に接続される本体装置１の各処理ユニツト
（PU）のRAS回路１１に対して、該SVPリンク
２２を通してアクセスできる機能を、ハードウエ
ア設計者が、第４図で説明した仕様書作成処理３
と同じようにして、直接記述できる専用言語であ
る。
該RAS言語の主なものをコード別に列記する
と以下の通りとなる。
と以下の通りとなる。
(A) 宣言文：
PNO ：プログラム番号の指定、RAS言語の
開始。
開始。
PEND：RAS言語の終了。
UTNO：ユニツト番号の指定等。
MSG ：メツセージの変数指定。
MSGC：共通メツセージの指定。
〓
(B) コメント文（略）
(C) SCAN系文：
SCANIN：スキヤンフリツプフロツプ（FF）
にスキヤンインする。
にスキヤンインする。
SCANOT：スキヤンアウトしたデータと期待
値とを比較して、不一致ならば指定されたラ
ベルへ分岐する。
値とを比較して、不一致ならば指定されたラ
ベルへ分岐する。
〓
(D) 条件設定文（略）
(E) 制御文：
CLKSTP ：クロツク停止。
CLKSRT ：クロツクスタート。
SCLKSRT：シングルクロツクスタート。
INTRST ：初期リセツト。
〓
(F) RAM系文（略）
(G) レジスタ系文（略）
上記説明から明らかな如く、RAS言語はRAS
回路１１をアクセスする為の手段が、ハードウエ
ア設計者に良く分かるレベルで、忠実に表現され
ている言語であることが分かる。
回路１１をアクセスする為の手段が、ハードウエ
ア設計者に良く分かるレベルで、忠実に表現され
ている言語であることが分かる。
上記RAS言語を使用して、第５図で説明した
仕様書に示されているテスト手順を記述すると、
第２図のようになる。
仕様書に示されているテスト手順を記述すると、
第２図のようになる。
本記述例において、
“UTNO2100”はテスト項目番号‘2100'を
宣言しており、第５図のを記述している。
宣言しており、第５図のを記述している。
“＊CH MODE ERROR1/3”はコメント文
で、テスト内容を説明しており、第５図のを記
述している。
で、テスト内容を説明しており、第５図のを記
述している。
は診断結果をメツセージとしてプリントアウ
トすることを宣言しており、“L1 MSGC CH
MODE ERROR”は共通メツセージの指定で、
該メツセージがチヤネル（CH）モードエラー検
出回路の診断結果であることを示し、“MSG
L1、1/3”は上記ラベル‘L1'で指定した共通メ
ツセージの中の変数指定、即ち、３ビツトからな
るチヤネルモードエラー検出回路の第１ビツト目
の診断結果であることを示していて、第５図の
を記述している。
トすることを宣言しており、“L1 MSGC CH
MODE ERROR”は共通メツセージの指定で、
該メツセージがチヤネル（CH）モードエラー検
出回路の診断結果であることを示し、“MSG
L1、1/3”は上記ラベル‘L1'で指定した共通メ
ツセージの中の変数指定、即ち、３ビツトからな
るチヤネルモードエラー検出回路の第１ビツト目
の診断結果であることを示していて、第５図の
を記述している。
“SCANIN9、Ａ、１”、“SCANIN9、Ｂ、
１”は、それぞれスキヤングループ９のニツクネ
ームＡ，Ｂで示されるフリツプフロツプ（FF）
に‘1'をスキヤンインすることを示し、第５図の
を記述している。
１”は、それぞれスキヤングループ９のニツクネ
ームＡ，Ｂで示されるフリツプフロツプ（FF）
に‘1'をスキヤンインすることを示し、第５図の
を記述している。
“SCLKSRT”はのスキヤンインを実行し
た後で、クロツクを１つ当該処理ユニツト（PU）
に供給することを指示するもので、第５図のを
記述している。
た後で、クロツクを１つ当該処理ユニツト（PU）
に供給することを指示するもので、第５図のを
記述している。
“SCANOT9、Ｃ、１”はスキヤングルー
プ９のニツクネームＣで示されるフリツプフロツ
プ（FF）をスキヤンアウトして、期待値‘1'と
比較することを示し、第５図のを記述してい
る。
プ９のニツクネームＣで示されるフリツプフロツ
プ（FF）をスキヤンアウトして、期待値‘1'と
比較することを示し、第５図のを記述してい
る。
このように、本発明のポイントとなるRAS言
語を使用すれば、ハードウエア設計者が手書き
で、第５図に示したテスト手順書（仕様書）を記
述するのと同じようにして、テスト手順を記述で
きる所に特徴がある。
語を使用すれば、ハードウエア設計者が手書き
で、第５図に示したテスト手順書（仕様書）を記
述するのと同じようにして、テスト手順を記述で
きる所に特徴がある。
このようにして記述（コーデイング）された
RAS言語によるテスト手順を、例えば計算機処
理により、実際にSVP２で実行できるプログラ
ムに翻訳し、且つアセンブルしたり、該テスト手
順を特定のフオーマツトの仕様書に編集してプリ
ントアウトする過程を示したものが、第１図の５
〜７で示した処理である。
RAS言語によるテスト手順を、例えば計算機処
理により、実際にSVP２で実行できるプログラ
ムに翻訳し、且つアセンブルしたり、該テスト手
順を特定のフオーマツトの仕様書に編集してプリ
ントアウトする過程を示したものが、第１図の５
〜７で示した処理である。
先ず、RAS言語によるコーデイング処理３′
で、上記第２図で説明したRAS言語によるテス
ト手順が生成されると、プリントアウト処理６に
おいて、特定のフオーマツトのテスト手順書（即
ち、第５図の仕様書相当）がプリントアウトされ
ると共に、翻訳処理７において、上記ハードウエ
ア言語のテスト手順がSDL言語、或いはSVP向
きアセンブラ言語に翻訳される。
で、上記第２図で説明したRAS言語によるテス
ト手順が生成されると、プリントアウト処理６に
おいて、特定のフオーマツトのテスト手順書（即
ち、第５図の仕様書相当）がプリントアウトされ
ると共に、翻訳処理７において、上記ハードウエ
ア言語のテスト手順がSDL言語、或いはSVP向
きアセンブラ言語に翻訳される。
SDL言語、或いはアセンブラ言語に落とされ
たテスト手順は、アセンブル処理５において、
SVP２で実際に実行できる機械語に翻訳される。
たテスト手順は、アセンブル処理５において、
SVP２で実際に実行できる機械語に翻訳される。
こうして、本発明においては、ハードウエア設
計者が、従来手書きでテスト手順書（即ち、仕様
書）を書いていたのと同じ要領で、RAS言語を
用いて、該テスト手順を記述（即ち、コーデイン
グ）するだけで、後は一連の、例えば計算機によ
る翻訳処理によつて、自動的に特定フオーマツト
の仕様書と、テストプログラムのオブジエクルプ
ログラムが生成される所に特徴がある。
計者が、従来手書きでテスト手順書（即ち、仕様
書）を書いていたのと同じ要領で、RAS言語を
用いて、該テスト手順を記述（即ち、コーデイン
グ）するだけで、後は一連の、例えば計算機によ
る翻訳処理によつて、自動的に特定フオーマツト
の仕様書と、テストプログラムのオブジエクルプ
ログラムが生成される所に特徴がある。
以上、詳細に説明したように、本発明のテスト
プログラム自動生成方法は、サービスプロセツサ
（SVP）と、RAS回路を備えた複数個の処理ユニ
ツト（PU）で構成される本体装置とからなるデ
ータ処理装置において、該SVPからSLA、SVP
リンクを通して、上記本体装置の処理ユニツト
（PU）を診断する為のテスト手順を、ハードウエ
ア設計者が、実際にテストしたい手順通りに、専
用のRAS言語で記述し、該記述されたテスト手
順を、例えば計算機処理によつて、実際に上記
SVPで実行できるプログラムに翻訳し、且つア
センブルすると共に、該テスト手順を仕様書の形
式にプリントアウトするようにしたものであるの
で、ハードウエア設計者が、上記RAS言語によ
り、本体装置の各処理ユニツト（PU）のRAS回
路に対するテストプログラムを作成、変更するこ
とが可能となり、該RAS言語で記述されたテス
ト手順を、例えば計算機処理に入力するだけで上
記テスト手順の仕様書とテストプログラムが同時
に作成でき、該仕様書とテストプログラムの一致
性が保障される効果がある。
プログラム自動生成方法は、サービスプロセツサ
（SVP）と、RAS回路を備えた複数個の処理ユニ
ツト（PU）で構成される本体装置とからなるデ
ータ処理装置において、該SVPからSLA、SVP
リンクを通して、上記本体装置の処理ユニツト
（PU）を診断する為のテスト手順を、ハードウエ
ア設計者が、実際にテストしたい手順通りに、専
用のRAS言語で記述し、該記述されたテスト手
順を、例えば計算機処理によつて、実際に上記
SVPで実行できるプログラムに翻訳し、且つア
センブルすると共に、該テスト手順を仕様書の形
式にプリントアウトするようにしたものであるの
で、ハードウエア設計者が、上記RAS言語によ
り、本体装置の各処理ユニツト（PU）のRAS回
路に対するテストプログラムを作成、変更するこ
とが可能となり、該RAS言語で記述されたテス
ト手順を、例えば計算機処理に入力するだけで上
記テスト手順の仕様書とテストプログラムが同時
に作成でき、該仕様書とテストプログラムの一致
性が保障される効果がある。
第１図は本発明を実施して、テストプログラム
を自動生成する場合の処理を模式的に示した図、
第２図はRAS言語でテスト手順を記述した１例
を示した図、第３図はRAS機能を備えたデータ
処理装置の構成の概略をブロツク図で示した図、
第４図は従来方式によつて、テストプログラムを
生成する場合の処理を模式的に示した図、第５図
は手書きによる仕様書の一例を示した図、であ
る。 図面において、１は本体装置（CPU、MEM、
CH、…）、１１はRAS回路、２はサービスプロ
セツサ（SVP）、２１はサービスプロセツサリン
クアダプタ（SLA）、２２はSVPリンク、３は仕
様書作成処理、３′はRAS言語によるコーデイン
グ処理、４はコーデイング処理、５はアセンブル
処理、６は仕様書プリントアウト処理、７は翻訳
処理、〜は手書き、又はコーデイング処理に
よるテスト手順作成処理、をそれぞれ示す。
を自動生成する場合の処理を模式的に示した図、
第２図はRAS言語でテスト手順を記述した１例
を示した図、第３図はRAS機能を備えたデータ
処理装置の構成の概略をブロツク図で示した図、
第４図は従来方式によつて、テストプログラムを
生成する場合の処理を模式的に示した図、第５図
は手書きによる仕様書の一例を示した図、であ
る。 図面において、１は本体装置（CPU、MEM、
CH、…）、１１はRAS回路、２はサービスプロ
セツサ（SVP）、２１はサービスプロセツサリン
クアダプタ（SLA）、２２はSVPリンク、３は仕
様書作成処理、３′はRAS言語によるコーデイン
グ処理、４はコーデイング処理、５はアセンブル
処理、６は仕様書プリントアウト処理、７は翻訳
処理、〜は手書き、又はコーデイング処理に
よるテスト手順作成処理、をそれぞれ示す。
Claims (1)
- １ サービスプロセツサ（SVP）と、RAS回路
とを備えた複数個の処理ユニツト（PU）で構成
されている本体装置とからなるデータ処理装置に
おいて、サービスプロセツサ（SVP）からの指
示に基づいて、サービスプロセツサリンクアダプ
タ（SLA）を通して、上記本体装置を構成する
処理ユニツト（PU）を診断する為のテスト手順
を、直接記述する為の専用の仕様書言語を設け、
該仕様書言語を用いて、サービスプロセツサ
（SVP）から上記本体装置の各処理ユニツト
（PU）を診断する為のテスト手順を記述し、該記
述された上記仕様書言語によるテスト手順をサー
ビスプロセツサ（SVP）で実行できるプログラ
ムに翻訳し、且つアセンブルすると共に、上記テ
スト手順を特定のフオーマツトの仕様書に編集し
て、プリントアウトするようにしたことを特徴と
するテストプログラム自動生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193001A JPS6170641A (ja) | 1984-09-14 | 1984-09-14 | テストプログラム自動生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193001A JPS6170641A (ja) | 1984-09-14 | 1984-09-14 | テストプログラム自動生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170641A JPS6170641A (ja) | 1986-04-11 |
| JPH0137771B2 true JPH0137771B2 (ja) | 1989-08-09 |
Family
ID=16300558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59193001A Granted JPS6170641A (ja) | 1984-09-14 | 1984-09-14 | テストプログラム自動生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170641A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198133A (ja) * | 1987-02-13 | 1988-08-16 | Fujitsu Ltd | 故障診断方式 |
| JP2527354B2 (ja) * | 1988-03-07 | 1996-08-21 | 富士通株式会社 | テストプログラム自動生成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5985543A (ja) * | 1982-11-08 | 1984-05-17 | Fujitsu Ltd | プログラム制御構造図の自動生成方式 |
-
1984
- 1984-09-14 JP JP59193001A patent/JPS6170641A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170641A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1336206C (en) | Diagnostic expert system | |
| US6173440B1 (en) | Method and apparatus for debugging, verifying and validating computer software | |
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| US4108360A (en) | Method of error analysis and diagnosis in electronic data processing systems | |
| US6611924B1 (en) | Reducing code size of debug output statements | |
| KR100329253B1 (ko) | 스캔테스트장치 | |
| JPS6170641A (ja) | テストプログラム自動生成方法 | |
| Schöpp et al. | Requirements-based code model checking | |
| EP1122660A2 (en) | CPU core development support system, method for development support and recording medium storing a development support program thereof | |
| JPS63193237A (ja) | 半導体集積回路装置 | |
| Chisolm et al. | The use of computer language compilers in legacy code migration | |
| KR100299623B1 (ko) | 클라이언트 프로그램과 서버 프로그램의 통합 디버깅 방법 | |
| JPH0318777A (ja) | スキヤン回路の故障診断方法 | |
| JPH04162149A (ja) | 電子計算機 | |
| KR970011897B1 (ko) | 언어해석 처리장치 | |
| JPS63198133A (ja) | 故障診断方式 | |
| Taouil-Traverson et al. | Preliminary analysis cycle for B-method software development | |
| JPS62145174A (ja) | デジタルパタ−ン発生装置 | |
| Almy et al. | Using error latch trace to obtain diagnostic information | |
| JPH05100857A (ja) | 情報処理装置障害解析システム | |
| JPH05197539A (ja) | プログラムソースコードの整合方式 | |
| JPH0444292B2 (ja) | ||
| JP2001084162A (ja) | プログラム試験方法及び記憶媒体 | |
| JPH0357032A (ja) | 計算機調整支援論理シミュレーション方法 | |
| JP2001154878A (ja) | デバッグ用プログラム生成方法及び生成・実行方法 |