JPH0318777B2 - - Google Patents

Description

【発明の詳細な説明】 ＜本発明の詳細な説明＞ 本発明は位相同期ループ（以下、PLLと言う）
より局部発振信号を得、上記PLL内のプログラ
マブル分周器の分周比を可変することにより局部
発振信号の周波数を掃引する構成のシンセサイザ
ー方式ラジオ受信機に関するものである。

＜背景技術＞ このような方式のラジオ受信機では上記プログ
ラマブル分周器の分周比を正確に設定することが
正確な受信周波数の掃引動作を討るための条件で
あり、これまで種々の方法が開発され実践されて
いる。

ところで、この種のシンセサイザー方式のラジ
オ受信機における選局操作は、通常選局用の押ボ
タンを押し、該押ボタンを押している間分周比が
可変して周波数の掃引が行われ、放送周波数と一
致したところで押ボタンから手を離すと、上記掃
引動作が停止して受信が行われる構成であつた。

このような受信機では、周波数の掃引速度が一
定であるため、装置によつて掃引速度が速過ぎて
希望の局を受信できなかつたり、或は、遅過ぎる
場合があり、使用者の任意の速度で確実に選局す
ることができないとの欠点があつた。

＜本発明の目的＞ 本発明は上述のような従来の実状に鑑みて発明
されたものであり、例えば、ボリユームのような
アナログ量可変素子のアナログ出力を変化させる
ことにより掃引動作を行えるようにして、使用者
の任意の速度で確実にプログラマブル分周器の分
周比を設定することができるシンセサイザー方式
ラジオ受信機を提供せんとするものである。

＜本発明の実施例＞ 以下、本発明の一実施例を添付図面に従つて詳
細に説明する。

構成： 第１図は本発明に係るシンセサイザー受信機の
一実施例のブロツク回路図であつて、図中１はア
ンテナ、２は高周波増幅回路、３は混合器、４は
中間周波増幅回路、５は検波回路、６は音声増幅
回路、７はスピーカである。

８は電圧制御発振器（VCO）９、第１の基準
発振器１０、プログラマブル分周器１１、位相比
較器１２、ローパスフイルター１３とから成る周
知の位相同期ループ（PLL）にして、上記プロ
グラマブル分周器１１に設定された分周比に応じ
た周波数の局部発振信号を上記電圧制御発振器９
より出力されて混合器３に導き斯る混合器３にお
いて上記高周波増幅回路２より得られる受信周波
数との差の中間周波数を出力させるものである。

１４は本発明の特徴的部分である分周比設定装
置にして、第２図に示す回路構成を成している。

即ち、第２図において、１５は特定の周波数の
基準信号fcを発生する第２の基準発振器である。
この基準発振器１５を取り除いて上記第１の基準
発振器１０を兼用しても良い。

１６はこの第２の基準発振器１５より得られる
基準信号fcの周波数を次段の第１のカウンター手
段１７にて処理できる周波数f₁まで分周して出力
する第１の分周器である。

上記第１のカウンター手段１７は上記第１の分
周器１６の出力周波数f₁を上記プログラマブル分
周器１１に設定される分周比Ｎの最大値N₂（受信
周波数帯の下限に対応する）より一定数ｎ大きい
数値までカウントできるカウンターで、第２の分
周器１８よりリセツトパルスRPを受ける毎にリ
セツトされそのカウント値をリフレツシユされ
る。

上記第２の分周器１８は上記第１の分周器１６
の出力周波数f₁を上記N₂＋ｎで分周する毎にリ
セツトパルスRPを出力するものである。

１９及び２０は共に上記第１の分周器１６より
上記第１のカウンターと同様に出力周波数fcを受
ける、第２及び第３のカウンター手段にして、例
えば、シフトレジスターより成つている。

そして、第２のカウンター手段１９は上記第１
の分周器１６より入力される出力周波数f₁を上記
プログラマブル分周器１１に設定される分周比Ｎ
の最小値N₁（受信周波数帯の上限に対応する）相
当数をカウントすると一発パルスから成るカウン
ト終了信号N₁を出力すると共にその後上記リセ
ツトパルスRPを受けるとリセツトされてカウン
ト値をリフレツシユされるものである。

又、第３のカウンター手段２０は上記第１の分
周器１６より入力される出力周波数f₁を上記最大
値N₂相当数をカウントすると一発パルスから成
るカウント終了信号eN₂を出力すると共にその後
上記リセツトパルスRPを受けるとリセツトされ
てカウント値をリフレツシユさせるものである。

２１は例えばシフトレジスタ等より成る第４の
カウンター手段にして、選局操作手段としてのア
ナログ信号発生器２２の出力に応じて得られる可
変周波数発振器２３からのバイアブルな発振周波
数fvを設定値N₀までカウントするとカウント終
了信号eN₀を出力すると共に、その後、上記リセ
ツトパルスRPを受けることによつてリセツトさ
れそのカウント値をリフレツシユされるものであ
る。

上記アナログ信号発生器２２はボリユーム等の
可変抵抗器２２′から成ると共に可変周波数発振
器２３は非安定マルチバイブレータから成り、斯
る発振器２３は上記アナログ信号発生器２２より
得られるアナログ出力に応じて周波数の発振周波
数fvを出力するものでアナログ出力が大きければ
高い周波数の発振周波数fvを出力すると共にアナ
ログ出力が小さければ低い周波数の発振周波数fv
を出力する。

従つて、この発振周波数fvの大小によつて上記
第４のカウンター手段２１が設定値N₀をカウン
トするに要する時間長が変り発振周波数fvが大
で、斯る時間長が短かければその時の上記第１の
カウンター手段１７のカウント値（即ち、プログ
ラマブル分周器１１のために分周値Ｎ）は小さ
く、又、発振周波数fvが小で時間長が長ければそ
の時の第１のカウンター手段１７のカウント値
（分周値Ｎ）は大きくなるようになつている。

尚、アナログ信号発生器２２のアナログ出力を
最大にしたときに第４のカウンター手段２１が可
変周波数fvを設定値N₀までカウントするに要す
る時間長は第１及び第２のカウンター手段１７，
１９が第１の分周器１６の出力周波数f₁を上記最
低値N₁までカウントするに要する時間長に等し
く、又、アナログ出力を最小にしたときに第４の
カウンター手段２１が可変周波数fvを設定値N₀
までカウントするに要する時間長は第１及び第３
のカウンター手段１７，２１が出力周波数f₁を上
記最大値N₂までカウントするに要する時間長に
等しく設定しているものとする。

２４は３個のＲ−Ｓフリツプフロツプ（以下
FFと言う）２５，２６及び２７と、６個のアン
ド回路２８乃至３３と、排他的論理和回路３４と
より成る信号処理回路にして、各部分は上記第２
の分周器１８及び第２乃至第４のカウンター手段
１９乃至２１と図のように接続されており、その
具体的な動作は次の作用の項で詳述するが、要は
第２のカウンター手段１９が分周比Ｎの最低値
N₁をカウントしてカウント終了信号eN₁を出力
すると動作待期状態となり、その後、上記第４の
カウンター手段２１よりカウント終了信号eN₀が
得られると動作状態となつてメモリーセツトパル
スMSを出力すると共に次いでリセツトパルス
RPが入力されると動作状態を解除し初期状態に
戻るべく成つている。

３５は上記プログラマブル分周器１１に分周比
Ｎを供給するメモリー手段にして、上記メモリー
セツトパルスMSが得られる毎にその時の上記第
１のカウンター手段１７のカウント値を分周比Ｎ
として読み込んで記憶すると共に斯る分周比Ｎを
上述のようにプログラマブル分周器１１に供給す
るものである。

作用： 本発明は叙上のように構成されるものであり、
以下、その作用について説明する。

今、分周比設定装置１４において、第２の分周
器１８よりリセツトパルスRP（第３図の波形(a)参
図）が出力された直後では第１乃至第４のカウン
ター手段１７，１９，２０及び２１は全てリセツ
トされてそれまでのカウント値をリフレツシユさ
れ、又、信号処理回路２４は初期状態を取る。

この初期状態（第３図の時間t₁からt₂までの期
間T₁）では信号処理回路２４の各FF２５乃至２
７がリセツト状態となるため各FF２５乃至２７
の出力端子、即ち、FF２５の出力端子Ｑ、FF２
６の出力端子、FF２７の出力端子Ｑは第３図
の波形(c)、(e)及び(g)のようになる。

これに相俟つて前段のアンド回路２８乃至３０
及び後段のアンド回路３１乃至３３の出力レベル
は第４図のように全て“Ｌ”レベルであり、その
結果、排他的論理和回路３４、即ち、信号処理回
路２４からはメモリーセツトパルスMS（第３図
の波形(h)参照）は出力されない。

このような初期状態において、第１の分周器１
６より出力された出力周波数f₁が第１乃至第３の
カウンター手段１７，１９及び２０に供給され、
又、アナログ信号発生器２２のアナログ出力に応
じて可変周波数発振器２３より出力された発振周
波数fvが第４のカウンター手段２１に供給される
が、これら各周波数f₁，fvの供給が進んで上記第
２のカウンター１９が設定値である分周比の最低
値N₁のカウントを終了すると（時間t₂）、該第２
のカウンター１９はパルス状のカウント終了信号
eN₁（第３図の波形(b)を参照）を出力する。

この終了信号eN₁の出力と同時にFF２５がセ
ツト状態となつて出力端子Ｑの出力を“Ｈ”に反
転するため、第５図に示すようにアンド回路２
９，３０双方の一方入力端子が“Ｈ”レベルとな
り、これと同時に信号処理回路２４はカウント終
了信号eN₀が入力されゝばメモリーセツトパルス
MSを出力し得る動作待期状態となる。

従つて、上記終了信号eN₁が出力された瞬時に
第４のカウンター手段２１がその設定値N₀まで
周波数fvをカウントしていないと（カウント終了
信号eN₀を出力しないと）、上記FF２５のセツト
状態でアンド回路３０より一方入力端子に“Ｈ”
レベルの入力を受けているアンド回路３３はその
出力を“Ｈ”レベルとし得ず、各アンド回路の出
力は第５図のようになり、信号処理回路２４から
メモリーセツトパルスMSが出力されることはな
い。

しかし乍ら、上記初期状態におけるアナログ信
号発生器２２のアナログ出力が最大に設定されて
いて、可変周波数発振器２３の発振周波数fvが最
も高くなつている場合、第４のカウンター２１
は、上記第２のカウンター１９が上記最低値N₁
のカウントを終了してカウント終了信号を出力し
たと同時に、設定値N₀のカウントを終了しカウ
ント終了信号eN₀（第３図の波形ｆの点線部参照）
を出力することゝなる。すると、斯るカウント終
了信号eN₀が上述のように信号処理回路２４が動
作待期状態となると同時にアンド回路３３の上記
他方入力端子に供給されるため各アンド回路の入
出力レベルが第６図のようになり、排他的論理和
回路３４からメモリーセツトパルスMS（第３図
の波形ｈの点線部参照）が出力される。

このようにメモリーセツトパルスMSが出力さ
れると、これに相俟つてメモリー手段３５は第１
のカウンター手段１７のその時のカウント値を分
周比Ｎとして読み込んで記憶すると共にプログラ
マブル分周器１１に供給して該分周器１１の分周
比（最低値N₁）を設定する。

該分周比Ｎの設定によりVCO９はその分周比
Ｎに応じた周波数の局部発振信号を出力し混合器
３に供給する。

その結果、上記局部発振信号の周波数に応じた
周波数のラジオ放送を受信することができる。

この場合、上記分周比Ｎは最も小さい値である
ため上記ラジオ放送の受信周波数は最も高い周波
数となつている。

さて、上述のように上記第２のカウンター手段
が最低値N₁をカウントしてカウント終了信号
eN₁を出力した瞬時のタイミング（時間t₂）では
上記第４のカウンター手段２１が設定値N₀を未
だカウント終了していないが、その後、第３のカ
ウンター手段２０が最大値N₂をカウント終了す
るまでの例えば時間t₃のタイミングで第４のカウ
ンター手段２１が設定値N₀をカウント終了する
ようにアナログ信号発生器２２のアナログ出力を
生器設定していたとすると、上記第４のカウンタ
ー手段２１のカウント終了に伴うカウント終了信
号eN₀（第３図の波形ｆの実線参照）の出力に従
つて信号処理回路２４のFF２７がセツト状態に
なると共にその信号eN₀が上記動作待期状態の信
号処理回路２４中のアンド回路３３の上記他方入
力端子に供給される。

従つて、第６図からも明らかなようにカウント
終了信号eN₀の出力と同時にアンド回路３１乃至
３３の出力は“Ｈ”、“Ｌ”及び“Ｈ”レベルとな
るため排他的論理和回路３４よりメモリーセツト
パルスMSが出力され、上記メモリー手段はこれ
と同時に第１のカウンター手段１７のその時のカ
ウント値を分周比Ｎとして読み込むと共に上記プ
ログラマブル分周器１１に供給する。

又、アナログ出力が最低となるように斯るアナ
ログ信号発生器２２が設定されていて可変周波数
発振部２３の発振周波数fvが最も低い場合、上記
第４のカウンター２１は上記第３のカウンター手
段２０が上記最大値N₂のカウントを終了してカ
ウント終了信号eN₂を出力したと同時に、設定値
N₀を終了してカウント終了信号eN₀（第４図の波
形ｆの一点鎖線部分参照）を出力することゝな
る。

すると、斯るカウント終了信号eN₀の出力と同
時に上記FF２７がセツト状態に反転して出力端
子Ｑの出力を“Ｈ”レベルとするため（第４図の
波形ｇの一点鎖線部分参照）一方入力端子にFF
２５より“Ｈ”レベルの入力を得ているアンド回
路２９の出力は“Ｈ”レベルとなり、又、これと
同時に上記カウント終了信号eN₂がアンド回路３
２の一方入力端子に供給されるため、斯るアンド
回路３２の出力は“Ｈ”レベルとなり（第７図参
照）、その結果、排地的論理和回路３４、即ち信
号処理回路２４からはメモリーセツトパルスMS
が出力される。

そして、上記メモリー手段３５はこのメモリー
セツトパルスMSを受けてt₄のタイミングで、そ
の時の第１のカウンター手段１７のカウント値
（最大値N₂）を分周比Ｎとして読み込んでプログ
ラマブル分周器１１に供給し、分周比Ｎを設定す
る。

斯る分周比Ｎの設定に基き、第１図のラジオ回
路は最低周波数のラジオ放送を受信する。

以上のように、第４のカウンター手段２１にお
いて最大値N₂のカウントが終了した直後のタイ
ミング（時間t₅）で、上記第２の分周器１８が出
力周波数f₁のN₂＋ｎをカウント終了してリセツ
トパルスRP（第４図の波形ａ参照）を出力する
と、斯るリセツトパルスRPは第１乃至第４のカ
ウンター手段全て及び各FFのリセツト入力端子
Ｒに供給され各カウンター手段をリセツトしてそ
れまでのカウント値をリフレツシユすると共に各
FFをリセツト状態として信号処理回路２４を元
の初期状態に設定する。

＜本発明の効果＞ 本発明は叙上のように構成されるものであるか
らシンセサイザー方式ラジオ受信機において、使
用者自身が選局操作手段としてのアナログ信号発
生器を操作してそのアナログ出力を変化させるこ
とで選局操作を行うことができるため、選局の速
度を使用者において任意に設定することができ、
より確実に選局を行うことができる。

また、上記アナログ信号発生器を例えば可変抵
抗器により構成すれば、その抵抗値は可変抵抗器
の操作つまみの位置で維持されるため、装置自身
の電源を一旦切つた後、再度電源を入れたとき何
等操作することなく最後に受信していた放送局を
聞くことができ、シンセサイザー方式のラジオ受
信機において簡単な構成で最後に受信していた放
送局のメモリ機能を実現することができる優れた
発明である。

【図面の簡単な説明】

第１図は本発明に係るシンセサイザー方式ラジ
オ受信機のブロツク的回路図、第２図は同上受信
機における分周比設定装置の具体例を示すブロツ
ク的回路図、第３図は同上分周比設定装置の動作
説明に供された各構成部分の出力波形図、第４図
乃至第７図は同上分周比設定装置の動作説明に供
されたもので各アンド回路の入出力状態を示す説
明図である。 ８：PLL、１１：プログラマブル分周器、１
５：第２の基準発振器、１８：第２の分周器（リ
セツトパルス発生器）、１９乃至２１：第２乃至
第４のカウンター手段、２２：アナログ信号発生
器、２３：可変周波数発振器、２４：信号処理回
路、３５：メモリー手段。

Claims (1)

【特許請求の範囲】
1. １ 位相同期ループ（以下、PLLと言う）より
   局部発振信号を得、上記PLL内のプログラマブ
   ル分周器の分周比を可変することにより上記局部
   発振信号の周波数を掃引する構成のシンセサイザ
   ー方式ラジオ受信機において、特定の周波数の基
   準信号を発生する基準発振器と、該基準発振器の
   出力する上記基準信号の周波数をカウントする第
   １のカウンター手段と、該第１のカウンター手段
   が上記基準信号を上記分周比の最大値より一定数
   大きい数値までカウントするタイミング毎に上記
   カウンターをリセツトするリセツトパルスを発生
   するリセツトパルス発生器と、上記基準信号の周
   波数をカウントするものであつて夫々斯る基準信
   号の周波数を上記分周比の最小値及び最大値まで
   カウントすると夫々カウント終了信号を出力する
   と共に上記第１のカウンター手段と同時に上記リ
   セツトパルスを受けてリセツトされる第２及び第
   ３のカウンター手段と、外部操作されることによ
   りアナログ出力を変化させるアナログ信号発生器
   と、該アナログ信号発生器のアナログ出力に応じ
   て発振周波数を変化させる可変周波数発振器と、
   該可変周波数発振器の出力するバリアブルな発振
   周波数を設定値までカウントするとカウント終了
   信号を出力すると共に上記リセツトパルスにより
   リセツトされる第４のカウンター手段と、上記第
   ２のカウンター手段がカウント終了信号を出力す
   ると動作待期状態となり該動作待期状において上
   記第４のカウンター手段よりカウント終了信号が
   得られるとメモリーセツトパルスを出力する信号
   処理回路と、上記メモリーセツトパルスを受ける
   と上記第１のカウンター手段よりその時のカウン
   ト値を読み込んで記憶し、上記プログラマブル分
   周器に分周比として供給するメモリー手段とより
   成るシンセサイザー方式ラジオ受信機。