JPS60172829A - シンセサイザ−方式ラジオ受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く本発明の詳細な説明〉 本発明は位相同期ループ（以下、ＰＬＬと言う）より局
部発振信号を得、上記ＰＬＬ内のプログラマブル分周器
の分周比を可変することにより局部発振信号の周波数を
掃引する構成のシンセサイザ一方式ラジオ受信機に関す
るものである。

〈背景技術〉 このような方式のラジオ受信機では上記プログラマブル
分周器の分周比を正確に設定することが正確な受信周波
数の掃引動作を得るだめの条件であり、これまで種々の
方法が開発され実践されている。

しかし乍ら、何れのものも回路が複雑で設計が困難であ
り、コスト的にも不利であるとの欠点を有していた。

〈本発明の目的〉 本発明は上述のような従来の実情ＶＣＮみて発明された
ものであシ、回路的にも簡単でよシ正確にプログラマブ
ル分周器の分周比を設定することができるシンセサイザ
一方式ラジオ受信機を提供せんとするものである。

〈本発明の実施例〉 以下、本発明の一実施例を添付図面に従って詳細に説明
する。

構成： 第１図は本発明に係るシンセサイザー受信機の一実施例
のブロック回路図であって、図中１はアンテナ、２は高
周波増幅回路、３は混合器、４は中間周波増幅回路、５
は検波回路、６は音声増幅回路、７はスピーカである。

８は電圧制御発振器（ＶＣＯ）９．第１の基準発振器１
０．プログラマブル分周器１１．位相比較器１２．ロー
パスフ、ｆルター１３とかう成る周知の位相同期ループ
（ＰＬＬ）にして、上記プログラマブル分周器１１に設
定された分周比に応じた周波数の局部発振信号を上記電
圧制御発振器９より出力させて混合器３に導き斯る混合
器３において上記高周波増幅回路２より得られる受信周
波数との差の中間周波数を出力させるものである。

１４は本発明の特徴的部分である分周比設定装置にして
、第２図に示す回路構成を成している。

即ち、第２図において、１５は特定の周波数の基準信号
ｆｃを発生する第２の基準発振器である。

この基準発振器１５を取シ除いて上記第１の基準発振器
１０を兼用しても良い。− １６はこの第２の基準発振器１５より得られる基準信号
ｆｃの周波数を次段の第１のカウンタ一手段１７にて処
理できる周波数ｆ１−ｔで分周して出力する第１の分周
器である。

上記第１のカウンタ一手段１７は上記第１の分周器１６
の出力周波数ｆ、を上記プログラマブル分周器１１に設
定される分周比Ｎの最大値Ｎ２よシ一定数ｎ大きい数値
までカウントできるカウンターで、第２の分周器１８よ
シリセットパルスＲＰを受ける毎にリセットされそのカ
ウント値をリフレッシュされる。

上記第２の分周器１８は上記第１の分局器１６の出力周
波数ｆ、を上記Ｎ２＋ｎ　で分周する毎にリセソトパル
ヌＲＰを出力するものである。

１９及び２０は共に上記第１０分周器１６より上記第１
のカウンターと同様に出力周波数ｆ１を受ける。第２及
び第３のカウンタ一手段にして、例えば、シフトレジス
ターより成っている。

そして、第２のカウンタ一手段１９は上記第１の分周器
１６より入力される出力周波数ｆ１を上記ブログラマプ
ｌし分周器１１に設定される分局比Ｎの最小値Ｎｌ相当
数をカウントすると一発パルスから成るカウント終了信
号ｅｎを出力すると共にその後上記リセットパルスＲＰ
を受けるとリセットされてカウント値をリフレッシュさ
れるものである。

又、第３のカウンタ一手段２０は上記＠１０分周器１６
より入力される出力周波数１１を上記最大値Ｎ２相当数
をカウントすると一発パルスから成るカウント終了信号
ｅＮ２　を出力すると共にその後上記リセットパルスＲ
Ｐを受けるとリセットされてカウント値をリフレッシュ
されるものである。

２１は例えばシフトレジスタ等より成る第４のカウンタ
一手段にして、アナログ信号発生器２２の出力に応じて
得られる可変周波数発振器２３からのバリアプルな発振
周波数ｆｖを設定値Ｎ。までカウントするとカウント終
了信号ｅＮ（１を出力すると共に、その後、上記リセッ
トパルスＲＰを受けることによってリセットされそのカ
ウント値をリフレッシュされるものである。

上記アナログ信号発生器２２は可変抵抗器２２′から成
ると共に可変周波数発振器２３は非安定マルチノ大イブ
レータから成り、期る発振器２３は上記アナログ信号発
生器２２より得られるアナログ出力に応じた周波数の発
振周波数ｆｖを出力するものでアナログ出力が大きけれ
ば高い周波数の発振周波数ｆｖを出力すると共にアナロ
グ出力が小さければ低い周波数の発振周波数ｆｖを出力
する。

従って、この発振周波数ｆｖの大小によって上記第４の
カウンタ一手段２１が設定値Ｎ。をカウントするに要す
る時間長が変り発振周波数ｆｖが大で、斯る時間長が短
かければその時の上記第１のカウンタ一手段１７のカウ
ント値（即ち、プログラマブル分周器１１のための分周
値Ｎ）は小さく、又、発振周波数ｆｖが小で時間長が長
ければその時の第１カウンタ一手段１７のカウント値（
分周値Ｎ）は大きくなるようになっている。

尚、アナログ信号発生器２２のアナログ出力を最大にし
たときに第４のカウンタ一手段２１が可変周波数ｆｖを
設定値Ｎ。までカウントするに要する時間長は第１及び
第２のカウンタ一手段１７゜１９が第１０分周器１６の
出力周波数ｆｔを上記最低値Ｎ、までカウントするに要
する時間長に等／ｌ＼ しく、又、アナログ出力を最少にしたときに第４のカウ
ンタ一手段２１が可変周波数ｆｖを設定値Ｎｏまでカウ
ントするに要する時間長は第１及び第３のカウンタ一手
段１７．２０が出力周波数ｆ。

を上記最大値Ｎ２までカウントするに要する時間長に等
しく設定しているものとする。

２４は３個のＲ−Ｓフリップフロップ（以下ＦＦと言う
）２５．２６及び２７と、６個のアンド回路２８乃至３
３と、排他的論理和回路３４とよ構成る信号処理回路に
して、各部分は上記第２の分周器１８及び第２乃至第４
のカウンタ一手段１９乃至２１と図のように接続されて
おり、その具体的な動作は次の作用の項で詳述するが、
要は第２のカウンタ一手段１９が分周比Ｎの最低値Ｎ１
をカウントしてカウント終了信号ｅＮ１　を出力すると
動作時期状態となシ、その後、上記第４の力冑ンタ一手
段２１よりカウント終了信号ｅＮＯが得られると動作状
態となってメモリーセットパルスＭＳを出力すると共に
次いでリセットパルスＲＰが入力されると動作状態を解
除し初期状態に戻るべく成っている。

３５は上記プログラマブル分周器１１ｖＣ分周比Ｎを供
給するメモリ一手段にして、上記メモリーセットパルス
ＭＳが得られる毎にその時の上記第１のカウンタ一手段
１７のカウント値を分周比Ｎとして読み込んで記憶する
と共に斯る分周比Ｎを上述のようにプロク−ラマプル分
周器１１に供給するものである。

作用： 本発明は叙上のように構成されるものであシ、以下、そ
の作用について説明する。

今、分周比設定装置１４において、第２の分周器１８よ
りリセットパルスＲＰ（第３図の波形（ａ）参照）が出
力された直後では第１乃至第４のカウンタ一手段１７，
１９．２０及び２１は全てリセットされてそれまでのカ
ウント値をリフレッシュされ、又、信号処理回路２４は
初期状態を取る。

この初期状態（第３図の時間ｔｌカ・らｔ２までの期間
ＴＩ　）では信号処理回路２４の各ＦＦ２５乃至２７が
リセット状態となるだめ各ＦＦ２５乃至２７の出力端子
、即ち、ＦＦ２５の出力端子Ｑ１ＦＦ２６の出力端子Ｑ
、ＦＦ２７の出力端子Ｑは夫々第３図の波形（ｃ）、　
（ｅ）及び彊）のようになる。

これに相俟って前段のアンド回路２８乃至３０及び後段
のアンド回路３１乃至３３の出力レベルは第４図のよう
に全て“Ｌ”　レベルであシ、その結果、排他的論理和
回路３４、即ち、信号処理回路２４からはメモリーセッ
トパルスＭＳ（第３図の波形（ｈ）参照）は出力されな
い。

このような初期状態において、第１の分周器１６よ多出
力された出力周波数ｆ、が第１乃至第３のカウンタ一手
段１７．１９及び２０’に供給され、又、アナログ信号
発生器２２のアナログ出力に応じて可変周波数発振器２
３より出力された発振周波数ｆｖが第４のカウンタ一手
段２１に供給されるが、これら各周波数ｆ＋　、ｆｖの
供給が進んで上記第２のカウンター１９が設定値である
分局比の最低値Ｎ１のカウントを終了すると（時間ｔ２
）、該第２のカウンター１９はパルス状のカウント終了
信号ｅＮ１　（第３図の波形（ｂ）を参照）を出力する
。

この終了信号ｅＮ１の出力と同時ＫＦＦ２５がセット状
態となって出力端子Ｑの出力を“Ｈ”°に反転するため
、第５図に示すようにアンド回路２９゜３０双方の一方
入力端子が“Ｈ”レベルとなり、これと同時に信号処理
回路２４はカウント終了信号ｅＮｏが入力され＼ばメモ
リーセットパルスＭＳを出力し得る動作時期状態となる
。

従って、上記終了信号ｅＮ１が出力された瞬時に第４の
カウンタ一手段２１がその設定値Ｎ。まで周波数ｆｖを
カウントしていないと（カウント終了信号ｅＮｏを出力
しないと）、上記ＦＦ２５のセット状態でアンド回路３
０よシ一方入力端子に“Ｈ″°°レヘル力を受けている
アンド回路３３はその出力を“Ｈ″レベルじ得す、各ア
ンド回路の出力は第５図のようになり、信号処理回路２
４からメモリーセットパルスヌＭＳが出力されることは
ない。

しかし乍ら、上記初期状態におけるアナログ信号発生器
２２のアナログ出力が最大に設定されていて、可変周波
数発振器２３の発振周波数／ｖが最も高くなっている場
合、第４のカウンター２１は、上記第２のカウンター１
９が上記最低値Ｎ。

のカウントを終了してカウント終了信号を出力したと同
時に、設定値Ｎ。のカウントを終了しカウント終了信号
ｅＮ、）（第４図の波形（ｆ）の点線部参照）を出力す
ること＼なる。すると、斯るカウント終了信号ｅＮ（、
が上述のように信号処理回路２４が動作時期状態となる
と同時にアンド回路３３の上記他方入力端子に供給され
るため各アンド回路の入出力レベルが第６図のようにな
シ、排他的論理和回路３４からメモリーセットパルスＭ
Ｓ（第３図の波形（ｈ）の点線部参照）が出力される。

このようにメモリーセラ！・パルスＭＳが出力されると
、これに相俟ってメモリ一手段３５は第１のカウンタ一
手段１７のその時のカウント値を分周比Ｎとして読み込
んで記憶すると共にプログラマグル分周器１１に供給し
て該分局器１１の分局比（最低値Ｎｌ　）を設定する。

該分周比Ｎの設定によりＶＣＱ９はその分局比Ｎに応じ
た周波数の局部発振信号を出力し混合器３に供給する。

その結果、上記局部発振信号の周波数に応じた周波数の
ラジオ放送を受信することができる。

この場合、上記分周比Ｎは最も小さい値であるため上記
ラジオ放送の受信周波数は最も高い周波数となっている
。

さて、上述のように上記第２のカウンタ一手段が最低値
Ｎ１をカウントしてカウント終了信号ｅＮ１を出力した
瞬時のタイミング（時間１２）では上記第４のカウンタ
一手段２１が設定値Ｎ。を未だカウント終了していない
が、その後、第３のカウンタ一手段２０が最大値Ｎ２を
カウント終了するまでの例えば時間ｔ３のタイミングで
第４のカウンタ一手段２１が設定値Ｎｏをカウント終了
するようにアナログ信号発生器２２のアナログ出力を設
定していたとすると、上記第４のカウンタ一手段２１の
カウント終了に伴うカウント終了信号ｅＮｏ（第３図の
波形（ｆ）の実線参照）の出力に従って信号処理回路２
４のＦＦ２７がセット状態になると共にその信号ｅＮ、
）が上記動作時期状態の信号処理回路２４中のアンド回
路３３の上記他方入力端子に供給される。

従って、第６図からも明らか々ようにカウント終了信号
ｅＮ（、の出力と同時にアンド回路３１乃至３３の出力
は°“Ｈ°゛、“Ｌ”及び“Ｈ”レベルとなるため排他
的論理和回路３４よりメモリーセットパルスＭＳが出力
され、上記メモリ一手段はこれと同時に第１のカウンタ
一手段１７のその時のカウント値を分局比Ｎとして読み
込むと共に上記プログラマブル分周器１１に供給する。

又、アナログ出力が最低となるように斯るアナログ信号
発生器２２が設定されていて可変周波数発振器２３の発
振周波数ｆｖが最も低い場合、上記第４のカウンター２
１は上記第３のカウンタ一手段２０が上記最大値Ｎ２の
カウントを終了してカウント終了信号ｅＮ２を出力した
と同時に、設定値Ｎ。を終了してカウント終了信号ｅＮ
（１（第４図の波形（ｆ）の一点鎖線部分参照）を出力
すること＼なる。

すると、斯るカウント終了信号ｅＮ（、の出力と同時に
上記ＦＦ２７がセット状態に反転して出力端子Ｑの出力
を“Ｈ”レベルとするため（第４図の波形＜ｇ）の一点
鎖線部分参照）一方入力端子ＫＦＦ２５よシ“Ｈ”レベ
ルの入力を得ているアンド回路２９の出力は“Ｈ”レベ
ルとなシ、又、これと同時に上記カウント終了信号ｅＮ
２がアンド回路３２の一方入力端子に供給されるため、
斯るアンド回路３２の出力は“ＨＩＩレベルとなシ（第
７図参照）、その結果、排他的論理和回路３４、即ち信
号処理回路２４からはメモリーセットパルス１１．ｉ　
Ｓが出力される。

そして、上記メモリ一手段３５はこのメモリーセットパ
）ＶスＭＳを受けたｔ４のタイミングで、その時の第１
のカウンタ一手段１７０カウント値（最大値Ｎ２）を分
周比Ｎとして読み込んでプログラマグル分局器１１に供
給し、分局比Ｎを設定する。

斯る分周比Ｎの設定に基き、第１図のラジオ回路は最低
周波数のラジオ放送を受信する。

以上のように、第４のカウンタ一手段２１において最大
値Ｎ２のカウントが終了した直後のタイミング（時間ｔ
ｓ）で、上記第２の分局器１８が出力周波数ｆ、のＮ２
＋ｎをカウント終了してリセットパルヌＲＰ（第４図の
波形（ａ）＃照）を出力すると、斯るリセットパルヌＲ
Ｐは第１乃至第４のカウンタ一手段全て及び各ＦＦのリ
セット入力端子Ｒに供給され各カウンタ一手段をリセッ
トしてそれまでのカウント値をリフレッシュすると共に
各ＦＦをリセット状態として信号処理回路２４を元の初
期耕に設定する。

〈本発明の効果〉 本発明は叙上のように構成されるものであるから極めて
簡単な構成でプログラマブル分周器の分周比を正確に変
化させ、又、設定できるものであるから原価安で掃引操
作の簡単なシンセサイザ一方式のラジオ受信機を提供で
きる優れた発明である。

【図面の簡単な説明】

第１図は本発明に係るシンセサイザ一方式ラジオ受信機
のブロック的回路図、第２図は同上受信機における分周
比設定装置の具体例を示すプロ・ツク的回路図、第３図
は同上分周比設定装置の動作説明に供された各構成部分
の出力波形図、第４図乃至第７図は同上分周比設定装置
の動作説明に供されたもので各アンド回路の入出力状態
を示す説明図である。 ８：ＰＬＬ、　１１：プログラマブル分周器、１５：第
２の基準発振器、　１８：第２の分周器（リセットパル
ス発生器）、　１９乃至２１：第２乃至第４のカウンタ
一手段、　２２：アナログ信号発生器、　２３：可変周
波数発振器、２４：信号処理回路、　３５：メモリ一手
段。 代理人　弁理士　福　士　愛　彦（他２名）第４図 第６１２１ 第５図 第７図

Claims (1)

【特許請求の範囲】
1. １　位相同期ループ（以下、ＰＬＬと言う）よシ局部発
   振信号を得、上記ＰＬＬ内のプログラマブル分周器の分
   周比を可変することによシ上記局部発振信号の周波数を
   掃引する構成のシンセサイザ一方式ラジオ受信機におい
   て、特定の周□　波数の基準信号を発生する基準発振器
   と、該基準発振器の出力する上記基準信号の周波数をカ
   ウントする第１のカウンタ一手段と、該第１のカウンタ
   一手段が上記基準信号を上記分周比の最大値よシ一定数
   大きい数値までカウントするタイミング毎に上記カウン
   ターをリセットするりセットハルスを発生するリセット
   パルス発生器と、上記基準信号の周波数をカウントする
   ものであって夫４斯る基準信号の周波数を上記分周比の
   最小値及び最大値までカウントすると夫々カウント終了
   信号を出力すると共に上記第１のカウンタ一手段と同時
   に上記リセットパルスを受けてりセットされる第２及び
   第３のカウンタ一手段と、外部操作されることによりア
   ナログ出力を変化させるアナログ信号発生器と、該アナ
   ログ信号発生器のアナログ出力に応じて発振周波数を変
   化させる可変周波数発振器と、該可変周波数発振器の出
   力するバリアグルな発振周波数を設定値までカウントす
   るとカウント終了信号を出力すると共に上記リセットパ
   ルスによりリセットされる第４のカウンタ一手段と、上
   記第２のカウンタ一手段がカウント終了信号を出力する
   と動作時期状態となり該動作時期状において上記第４の
   カウンタ一手段よりカウント終了信号が得られるとメモ
   リーセントパルスを出力する信号処理回路と、上記メモ
   リーセットパルスを受けると上記第１のカウンタ一手段
   よシその時のカウント値を読み込んで記憶し、上記プロ
   グラマブル分周器に分周比として供給するメモリ一手段
   とよ構成るシンセサイザ一方式ラジオ受信機。