JPH03188661A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH03188661A JPH03188661A JP1328050A JP32805089A JPH03188661A JP H03188661 A JPH03188661 A JP H03188661A JP 1328050 A JP1328050 A JP 1328050A JP 32805089 A JP32805089 A JP 32805089A JP H03188661 A JPH03188661 A JP H03188661A
- Authority
- JP
- Japan
- Prior art keywords
- output stage
- chip
- semiconductor device
- drive control
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/527—Multiple bond wires having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、出力段パワーチップと駆動制御チップとから
構成される樹脂封止型半導体装置に関するもので、特に
温度上昇に対し検出感度の高い過熱保護機能を要求され
る半導体装置に使用されるものである。
構成される樹脂封止型半導体装置に関するもので、特に
温度上昇に対し検出感度の高い過熱保護機能を要求され
る半導体装置に使用されるものである。
（従来の技術）
モータドライブ等に使用される電力用半導体装置は、パ
ワー半導体素子によりオン、オフされる主電流を、外部
負荷に出力する出力段パワ一部と、前記パワー素子等を
駆動制御する駆動制御部とを、１つの半導体基板にモノ
リシックに搭載する場合が多い、 通常このような電力
用半導体装置には、例えば過電圧、過電流、或いは過熱
等からパワー素子等を守るための各種保ａ！機能が搭載
されている。
ワー半導体素子によりオン、オフされる主電流を、外部
負荷に出力する出力段パワ一部と、前記パワー素子等を
駆動制御する駆動制御部とを、１つの半導体基板にモノ
リシックに搭載する場合が多い、 通常このような電力
用半導体装置には、例えば過電圧、過電流、或いは過熱
等からパワー素子等を守るための各種保ａ！機能が搭載
されている。
これら保護機能のうち、温度上昇により素子が破壊する
のを防ぐ過熱保護機能は、前記駆動制御部に設けられる
。 又その温度検出部（温度センサー）は、通常半導体
基板内につくり込まれたＰＮ接合の温度による電流変化
を利用するもので、このＰＮ接合部は、出力段パワ一部
に近接する駆動制御部内に位置させることで、その検出
感度を上げるよう設計するのが一般的である。
のを防ぐ過熱保護機能は、前記駆動制御部に設けられる
。 又その温度検出部（温度センサー）は、通常半導体
基板内につくり込まれたＰＮ接合の温度による電流変化
を利用するもので、このＰＮ接合部は、出力段パワ一部
に近接する駆動制御部内に位置させることで、その検出
感度を上げるよう設計するのが一般的である。
第６図は、モノリシック構成の電力用半導体装置の出力
段パワ一部と温度検出部等との位置関係の従来例を示す
平面図である。 同図において、モノリシックパワーＩ
Ｃチップ１は、出力段パワ一部２と駆動制御部３とから
構成されている。
段パワ一部と温度検出部等との位置関係の従来例を示す
平面図である。 同図において、モノリシックパワーＩ
Ｃチップ１は、出力段パワ一部２と駆動制御部３とから
構成されている。
この例では、パワー素子は、縦型二重拡散電界効果トラ
ンジスタ（Ｄ−ＭＯＳ ＦＥＴと略記）２とし、パワ
一部と同符号２で表わす、 温度検出部４は、駆動制御
部３内に設けられるが、検出感度を上げるため、パワ一
部２の近傍に設けられる。
ンジスタ（Ｄ−ＭＯＳ ＦＥＴと略記）２とし、パワ
一部と同符号２で表わす、 温度検出部４は、駆動制御
部３内に設けられるが、検出感度を上げるため、パワ一
部２の近傍に設けられる。
パワーｒｃチップ１の底面にはＤ−ＭＯＳＦＥＴ２のド
レイン電極が露出しており、マウントベツド７に半田等
にて固着される。 Ｄ−ＭＯＳＦＥＴ２の主表面のソ
ース電極はボンディングワイヤ６を介し、又ゲート電極
はゲート電極配線膜５を介し、それぞれアウターリード
８及び駆動制御部３に電気接続される。 駆動制御部３
は、能動素子及び受動素子から構成され、アウターリー
ド８、ボンディングワイヤ６、ポンディングパッド１０
を介しての外部制御入力と、或いは温度検出部４からの
検出信号等とを受け、Ｄ−ＭＯＳＦＥＴのゲート電極に
所望の制御信号を与え、負荷電流のオン、オフ制御を行
なう、 破線で囲まれた領域９は、樹脂封止されるモー
ルド樹脂領域の輪郭を示す。
レイン電極が露出しており、マウントベツド７に半田等
にて固着される。 Ｄ−ＭＯＳＦＥＴ２の主表面のソ
ース電極はボンディングワイヤ６を介し、又ゲート電極
はゲート電極配線膜５を介し、それぞれアウターリード
８及び駆動制御部３に電気接続される。 駆動制御部３
は、能動素子及び受動素子から構成され、アウターリー
ド８、ボンディングワイヤ６、ポンディングパッド１０
を介しての外部制御入力と、或いは温度検出部４からの
検出信号等とを受け、Ｄ−ＭＯＳＦＥＴのゲート電極に
所望の制御信号を与え、負荷電流のオン、オフ制御を行
なう、 破線で囲まれた領域９は、樹脂封止されるモー
ルド樹脂領域の輪郭を示す。
このような出力段パワ一部と駆動制御部とをモノリシッ
ク化した半導体装置は、高耐圧化、大電流化及びマルチ
出力化の傾向にある。 これに対応するには、パワ一部
と駆動制御部との新たな絶縁分離技術、或いはパワ一部
間の絶縁分離技術等が必要とされ、前処理済みのウェー
ハコスト、工程中のプロセスコストが大幅に増大する。
ク化した半導体装置は、高耐圧化、大電流化及びマルチ
出力化の傾向にある。 これに対応するには、パワ一部
と駆動制御部との新たな絶縁分離技術、或いはパワ一部
間の絶縁分離技術等が必要とされ、前処理済みのウェー
ハコスト、工程中のプロセスコストが大幅に増大する。
このため、むしろ出力段パワ一部と、駆動制御部とを
個別チップで構成する方が安価となり、この傾向にある
。
個別チップで構成する方が安価となり、この傾向にある
。
第７図に、出力段パワ一部と駆動制御部とを個別チップ
で構成した場合の各部の位置ｒＷＩ係を示す。
で構成した場合の各部の位置ｒＷＩ係を示す。
符号１１はＤ−ＭＯＳ ＰＥＴを搭載した出力段パワ
ーチップ、１２は駆動制御回路を搭載した駆動制御チッ
プ、１３はＤ−ＭＯＳ ＦＥＴのｒ’−ト電極への配
線である。 なお第６図と同符号は同じ部分を表わし、
説明を省略する。
ーチップ、１２は駆動制御回路を搭載した駆動制御チッ
プ、１３はＤ−ＭＯＳ ＦＥＴのｒ’−ト電極への配
線である。 なお第６図と同符号は同じ部分を表わし、
説明を省略する。
この場合、過熱保護機能の温度検出部４は従来例になら
って駆動ｆ＄ＩＪａｌチップ１２に設け、その位置が出
力段パワーチップ近傍になるよう配置される。 しかし
個別チップとなるので検出感度が大幅に低下するという
問題が生ずる。 検出感度を上げるなめ、出力段パワー
チップと駆動制御チップとの間の熱伝導を考慮して、検
出温度等の設定を調整することも考えられるが、製品に
よって両チップ間の位置関係や、モールド樹脂材質が異
なると、その都度新たに検出温度の設定をしなければな
らない難点があり、汎用性に乏しい。
って駆動ｆ＄ＩＪａｌチップ１２に設け、その位置が出
力段パワーチップ近傍になるよう配置される。 しかし
個別チップとなるので検出感度が大幅に低下するという
問題が生ずる。 検出感度を上げるなめ、出力段パワー
チップと駆動制御チップとの間の熱伝導を考慮して、検
出温度等の設定を調整することも考えられるが、製品に
よって両チップ間の位置関係や、モールド樹脂材質が異
なると、その都度新たに検出温度の設定をしなければな
らない難点があり、汎用性に乏しい。
（発明が解決しようとする課ＩＩり
従来の出力段パワ一部とその駆動制御部を１つの半導体
チップに搭載した樹脂封止型半導体装置は、出力段パワ
一部の高耐圧化、大電流化及びマルチ出力化に伴い、出
力段パワ一部と駆動制御部とを個別チップで構成する傾
向にある。 この場合、過熱保護機能の温度検出部は、
パワ一部の設計変更を避ける等の理由で、駆動制御チッ
プに設けられるため、温度検出感度が大幅に低下する。
チップに搭載した樹脂封止型半導体装置は、出力段パワ
一部の高耐圧化、大電流化及びマルチ出力化に伴い、出
力段パワ一部と駆動制御部とを個別チップで構成する傾
向にある。 この場合、過熱保護機能の温度検出部は、
パワ一部の設計変更を避ける等の理由で、駆動制御チッ
プに設けられるため、温度検出感度が大幅に低下する。
又出力段パワーチップと駆動制御チップとの間の熱伝導
を考慮して、製品ごとに検出温度等の設定を調整し、検
出感度の低下を軽減することも考えられるが、汎用性に
乏しくなる。
を考慮して、製品ごとに検出温度等の設定を調整し、検
出感度の低下を軽減することも考えられるが、汎用性に
乏しくなる。
本発明の目的は、出力段パワーチップと駆動制御チップ
とから構成される樹脂封止形半導体装置において、過熱
保護機能の検出感度を低下させることなく、安価に前記
高耐圧化等の傾向に対応できる汎用性のある樹脂封止型
半導体装置を提供することである。
とから構成される樹脂封止形半導体装置において、過熱
保護機能の検出感度を低下させることなく、安価に前記
高耐圧化等の傾向に対応できる汎用性のある樹脂封止型
半導体装置を提供することである。
［発明の構成１
く課題を解決するための手段）
本発明は、パワー半導体素子を搭載した出力段パワーチ
ップと前記パワー半導体素子を駆動制御する回路を搭載
した駆動制御チップとを内蔵した樹脂封止型半導体装置
において、 過熱保護機能の温度検出部が前記出力段パ
ワーチップに形成されていることを特徴とする樹脂封止
型半導体装置である。
ップと前記パワー半導体素子を駆動制御する回路を搭載
した駆動制御チップとを内蔵した樹脂封止型半導体装置
において、 過熱保護機能の温度検出部が前記出力段パ
ワーチップに形成されていることを特徴とする樹脂封止
型半導体装置である。
なお、上記過熱保護機能の温度検出部は、多結晶シリコ
ンから成るＰＮ接合ダイオードであって、出力段パワー
チップのフィールド領域の眉間絶縁膜上に形成されるこ
とが望ましい。
ンから成るＰＮ接合ダイオードであって、出力段パワー
チップのフィールド領域の眉間絶縁膜上に形成されるこ
とが望ましい。
（作用）
本発明の半導体装置においては、過熱保護機能の温度検
出部（温度センサー）が、出力段パワーチップ内に形成
されるので、温度検出部の温度は常に出力段パワーチッ
プの温度とほぼ等しく変動する。 従って出力段パワ一
部と駆動制御部とを個別チップで構成しても、検出感度
の低下はない。
出部（温度センサー）が、出力段パワーチップ内に形成
されるので、温度検出部の温度は常に出力段パワーチッ
プの温度とほぼ等しく変動する。 従って出力段パワ一
部と駆動制御部とを個別チップで構成しても、検出感度
の低下はない。
なお温度検出部が例えばＰＮ接合で構成されている場合
には、前記検出感度は、出力段パワ一部の温度変化に対
するＰＮ接合の等価抵抗（順電圧／逆電圧）の変化の割
合いであって、パワ一部の温度変化に対するＰＮ接合の
応答の速さを考慮したものである。
には、前記検出感度は、出力段パワ一部の温度変化に対
するＰＮ接合の等価抵抗（順電圧／逆電圧）の変化の割
合いであって、パワ一部の温度変化に対するＰＮ接合の
応答の速さを考慮したものである。
温度検出部が、出力段パワーチップの眉間絶縁膜上に形
成される多結晶シリコンからなるＰＮ接合の場合には、
温度検出部を極めて簡便につくり込むことができる。
成される多結晶シリコンからなるＰＮ接合の場合には、
温度検出部を極めて簡便につくり込むことができる。
（実施例）
本発明の実施例について図面を参照して以下説明する。
第１図は、本発明の樹脂封止型半導体装置の出力段パワ
ーチップ等の位置関係の一例を示す平面図、第２図はそ
の等価回路のブロック図である。
ーチップ等の位置関係の一例を示す平面図、第２図はそ
の等価回路のブロック図である。
第１図及び第２図において、Ｄ−ＭＯ８ＦＥＴ２３を搭
載する出力段パワーチップ２１と、駆動制御チップ２２
とは、それぞれマウントベツド２７にろう付けされる。
載する出力段パワーチップ２１と、駆動制御チップ２２
とは、それぞれマウントベツド２７にろう付けされる。
過熱保護機能の温度検出部２４は、出力段パワーチッ
プ２１にＤ−ＭＯ３ＦＥＴ２３と共に形成される。 温
度検出部２４の検出信号は、結線ワイヤ２５を介し、過
熱保護回路３２を経て制御回路３３に入力される。
プ２１にＤ−ＭＯ３ＦＥＴ２３と共に形成される。 温
度検出部２４の検出信号は、結線ワイヤ２５を介し、過
熱保護回路３２を経て制御回路３３に入力される。
一方外部からの制御信号はアウターリード２８ｅ、ボン
ディングワイヤ２６、ポンディングパッド３０を経て、
制御回路３３に入力される。 制御回路３３は、上記入
力信号を処理し、その出力は配線３１を介し、Ｄ−ＭＯ
３ＦＥＴ２３のゲート電極に印加され、アウターリード
２８ｂ（ドレイン）から流入し、アウターリード２８ａ
（ソース）へ流出する負荷電流のオン、オフ制御が行
なわれる。 なお符号２９は、モールド樹脂封止される
領域の輪郭を示し、符号２８Ｃ及び２８ｄはそれぞれ直
流電源及び共通電位端子（例えば接地）にそれぞれ接続
されるアウターリードを示す。
ディングワイヤ２６、ポンディングパッド３０を経て、
制御回路３３に入力される。 制御回路３３は、上記入
力信号を処理し、その出力は配線３１を介し、Ｄ−ＭＯ
３ＦＥＴ２３のゲート電極に印加され、アウターリード
２８ｂ（ドレイン）から流入し、アウターリード２８ａ
（ソース）へ流出する負荷電流のオン、オフ制御が行
なわれる。 なお符号２９は、モールド樹脂封止される
領域の輪郭を示し、符号２８Ｃ及び２８ｄはそれぞれ直
流電源及び共通電位端子（例えば接地）にそれぞれ接続
されるアウターリードを示す。
本実施例においては、過熱保護機能の温度検出部２４と
して多結晶シリコンからなるＰＮ接合ダイオード２４を
使用する。 第３図は、出力段パワーチップ２１に形成
されたこの温度検出部２４近傍の断面図である。 高濃
度のＮ型半導体基板（Ｎ＋基板と略記、以下これに準す
る）４１上にＮ−領域４２をエピタキシャル成長により
積層する。 このＮ型積層基板の主領域にＤ−ＭＯ５Ｆ
ＥＴ２３が形成され、フィールド領域の酸化膜４３上に
温度検出部（多結晶シリコンダイオード）２４が形成さ
れる。 Ｄ−ＭＯ８ＦＥＴ２３は公知の素子で、前記
Ｎ型積層基板に選択的に形成される低濃度及び高濃度か
らなるＰベース領域４４、Ｐベース領域内に高濃度Ｐベ
ース領域を取り囲んで選択的に形成されるＮ′″ソース
領域４５、及びＮ４ソース領域４５とＮ−領域（ドレイ
ン）４２に挟まれる低濃度Ｐベース領域の表面層（Ｎチ
ャネル形成層）４６にゲート酸化膜を介して対向するゲ
ート電極４７が設けられる。 符号４８及び４９はそれ
ぞれソース電極及びトレイン電極を表わす。
して多結晶シリコンからなるＰＮ接合ダイオード２４を
使用する。 第３図は、出力段パワーチップ２１に形成
されたこの温度検出部２４近傍の断面図である。 高濃
度のＮ型半導体基板（Ｎ＋基板と略記、以下これに準す
る）４１上にＮ−領域４２をエピタキシャル成長により
積層する。 このＮ型積層基板の主領域にＤ−ＭＯ５Ｆ
ＥＴ２３が形成され、フィールド領域の酸化膜４３上に
温度検出部（多結晶シリコンダイオード）２４が形成さ
れる。 Ｄ−ＭＯ８ＦＥＴ２３は公知の素子で、前記
Ｎ型積層基板に選択的に形成される低濃度及び高濃度か
らなるＰベース領域４４、Ｐベース領域内に高濃度Ｐベ
ース領域を取り囲んで選択的に形成されるＮ′″ソース
領域４５、及びＮ４ソース領域４５とＮ−領域（ドレイ
ン）４２に挟まれる低濃度Ｐベース領域の表面層（Ｎチ
ャネル形成層）４６にゲート酸化膜を介して対向するゲ
ート電極４７が設けられる。 符号４８及び４９はそれ
ぞれソース電極及びトレイン電極を表わす。
温度検出部２４は、Ｐ型多結晶シリコン層５０とＮ型多
結晶シリコン層５１からなるＰＮ接合ダイオード２４を
使用する。 符号５２は酸化膜、５３はダイオード２４
の電極膜、５４はガードリングである。 この温度検出
用ダイオード２４はＤ−ＭＯ３ＦＥＴ２３のウェーハプ
ロセスを変更することなく製造できる。 例えばダイオ
ード２４の基体となる多結晶シリコン層は、多結晶シリ
コンゲート電極４７と同工程で形成され、Ｐ型層５０及
びＮ型層５１はＤ−ＭＯ３ＦＥＴのＮ４ソース領域４５
及びＰベース領域４４の不純物拡散工程と同工程で形成
できるので、極めて簡便につくり込める。 又このダイ
オード２４は眉間絶縁８４３上に形成されるため、Ｄ−
ＭＯＳＦＥＴに印加される高電圧の影響がないという利
点がある。
結晶シリコン層５１からなるＰＮ接合ダイオード２４を
使用する。 符号５２は酸化膜、５３はダイオード２４
の電極膜、５４はガードリングである。 この温度検出
用ダイオード２４はＤ−ＭＯ３ＦＥＴ２３のウェーハプ
ロセスを変更することなく製造できる。 例えばダイオ
ード２４の基体となる多結晶シリコン層は、多結晶シリ
コンゲート電極４７と同工程で形成され、Ｐ型層５０及
びＮ型層５１はＤ−ＭＯ３ＦＥＴのＮ４ソース領域４５
及びＰベース領域４４の不純物拡散工程と同工程で形成
できるので、極めて簡便につくり込める。 又このダイ
オード２４は眉間絶縁８４３上に形成されるため、Ｄ−
ＭＯＳＦＥＴに印加される高電圧の影響がないという利
点がある。
第４図に、この多結晶シリコンダイオード２４を温度検
出部として使用する際の等価回路の一例を示す、 多結
晶シリコンダイオード２４は出力段パワーチップ２１に
搭載され、その他の回路素子は過熱保護口ｖ＠２３に含
まれ、駆動制御チップ２２に搭載される。 同図におい
て、電圧端子５５は常に一定の電圧■。が印加され、ダ
イオード２４のアノード端子及び拡散抵抗Ｒ３との接続
点５６と、拡散抵抗Ｒ１及びＲ７の接続点５７とは、そ
れぞれ所定の電位、例えば室温で同電位に設定されてい
る。 装置を動作させ、Ｄ−ＭＯＳＦＥＴの温度が上昇
するにつれて、同一チップに搭載されているダイオード
２４は、はぼ等しい温度上昇をする。 負の温度特性を
持つ多結晶シリコンダイオード２４の順方向ＶＦＩＦ特
性が変化し、これにより接続点５６と５７の間に電位差
が発生し、増大する。 この電位差は、過熱保護回路３
２の誤差増幅器５８を通してフィードバックされ、最大
許容温度に対応した所定電位を検知し、制御回路３３に
よりＤ−ＭＯＳ ＦＥＴ２３の負荷を流をカットオフ
させ、Ｄ−ＭＯＳＦＥＴが過熱により破壊されるのを保
護する。
出部として使用する際の等価回路の一例を示す、 多結
晶シリコンダイオード２４は出力段パワーチップ２１に
搭載され、その他の回路素子は過熱保護口ｖ＠２３に含
まれ、駆動制御チップ２２に搭載される。 同図におい
て、電圧端子５５は常に一定の電圧■。が印加され、ダ
イオード２４のアノード端子及び拡散抵抗Ｒ３との接続
点５６と、拡散抵抗Ｒ１及びＲ７の接続点５７とは、そ
れぞれ所定の電位、例えば室温で同電位に設定されてい
る。 装置を動作させ、Ｄ−ＭＯＳＦＥＴの温度が上昇
するにつれて、同一チップに搭載されているダイオード
２４は、はぼ等しい温度上昇をする。 負の温度特性を
持つ多結晶シリコンダイオード２４の順方向ＶＦＩＦ特
性が変化し、これにより接続点５６と５７の間に電位差
が発生し、増大する。 この電位差は、過熱保護回路３
２の誤差増幅器５８を通してフィードバックされ、最大
許容温度に対応した所定電位を検知し、制御回路３３に
よりＤ−ＭＯＳ ＦＥＴ２３の負荷を流をカットオフ
させ、Ｄ−ＭＯＳＦＥＴが過熱により破壊されるのを保
護する。
第５図は多結晶シリコンダイオード２４のＶＦ−ＩＦ温
度特性と接続点５６の電位変化の概要を模式的に示すも
のである。 同図の横軸はダイオード２４の順電圧■、
即ちカソード接地の場合、接続点５６の電位を表わし、
縦軸は順を流■「を表わす、 直線ｌは、接続点５６か
ら誤差増幅器５８へ流入する入力電流を無視した場合の
ダイオード２４の負荷線である。 ｖ、−ｒ、特性曲
線と負荷線ｌどの交点をＰ及びＱとすれば、温度上昇に
伴いダイオード２４の動作点は負荷線上をＰからＱに移
行する。 即ち、接続点５６の電位は■、から■。に減
少する。
度特性と接続点５６の電位変化の概要を模式的に示すも
のである。 同図の横軸はダイオード２４の順電圧■、
即ちカソード接地の場合、接続点５６の電位を表わし、
縦軸は順を流■「を表わす、 直線ｌは、接続点５６か
ら誤差増幅器５８へ流入する入力電流を無視した場合の
ダイオード２４の負荷線である。 ｖ、−ｒ、特性曲
線と負荷線ｌどの交点をＰ及びＱとすれば、温度上昇に
伴いダイオード２４の動作点は負荷線上をＰからＱに移
行する。 即ち、接続点５６の電位は■、から■。に減
少する。
上記実施例において、温度検出部２４は、０ＭＯ８ＦＥ
Ｔ２３と共に同一チップに搭載されているため、Ｄ−Ｍ
ＯＳ ＦＥＴの温度上昇に即応した温度上昇をするの
で、検出感度を低下させることなく、Ｄ−ＭＯＳ Ｆ
ＥＴの過熱による破壊を防止できる。 又出力段パワー
チップ２１の汎用性は向上する。
Ｔ２３と共に同一チップに搭載されているため、Ｄ−Ｍ
ＯＳ ＦＥＴの温度上昇に即応した温度上昇をするの
で、検出感度を低下させることなく、Ｄ−ＭＯＳ Ｆ
ＥＴの過熱による破壊を防止できる。 又出力段パワー
チップ２１の汎用性は向上する。
なお、上記実施例では、パワー半導体素子としてＤ−Ｍ
ＯＳ ＦＥＴの例を示したが、バイポーラトランジス
タ及びサイリスタ等のその他のパワー半導体素子であっ
ても、本発明は適用できる。
ＯＳ ＦＥＴの例を示したが、バイポーラトランジス
タ及びサイリスタ等のその他のパワー半導体素子であっ
ても、本発明は適用できる。
［発明の効果］
これまで述べたように、本発明の樹脂封止形半導体装置
では、出力段パワ一部と駆動制御部とを個別チップに搭
載し、過熱保護機能の温度検出部を出力段パワーチ・ｙ
プに形成しなので、その検出感度を低下させることなく
、出力段パワ一部の高耐圧化、大電流化、マルチ出力化
等に安価に対応することが可能である。 ス温度検出部
自身が出力段パワーチップ内にあるため、極めて多様な
マルチチップ構成の製品仕様が実現でき、汎用性が高い
。
では、出力段パワ一部と駆動制御部とを個別チップに搭
載し、過熱保護機能の温度検出部を出力段パワーチ・ｙ
プに形成しなので、その検出感度を低下させることなく
、出力段パワ一部の高耐圧化、大電流化、マルチ出力化
等に安価に対応することが可能である。 ス温度検出部
自身が出力段パワーチップ内にあるため、極めて多様な
マルチチップ構成の製品仕様が実現でき、汎用性が高い
。
第１図は本発明の樹脂封止型半導体装置構成の位置関係
を示す平面図、第２図は第１図に示す半導体装置の電気
回路のブロック図、第３図は、本発明の樹脂封止型半導
体装置の出力段パワーチップの部分断面図、第４図は温
度検出部周辺の電気等価回路図、第５図は温度検出部の
温度特性と電位変化を説明する図、第６図及び第７図は
、従来の樹脂封止型半導体装置構成の位置関係を示す平
面図である。 ２１・・・出力段パワーチップ、 ２２・・・駆動制御
チップ、 ２３・・・パワー半導体素子、 ２４・・・
温度検出部、 ２５・・・温度検出部への結線ワイヤ、
２６・・・ボンディングワイヤ、 ２７・・・マウント
ベツド、 ２８・・・アウターリード、 ２９・・・モ
ールド樹脂。 第 図 第 図 第 図 巴１Ｊ月ひぐワーケ、７９ 第３図 ■。 第 図
を示す平面図、第２図は第１図に示す半導体装置の電気
回路のブロック図、第３図は、本発明の樹脂封止型半導
体装置の出力段パワーチップの部分断面図、第４図は温
度検出部周辺の電気等価回路図、第５図は温度検出部の
温度特性と電位変化を説明する図、第６図及び第７図は
、従来の樹脂封止型半導体装置構成の位置関係を示す平
面図である。 ２１・・・出力段パワーチップ、 ２２・・・駆動制御
チップ、 ２３・・・パワー半導体素子、 ２４・・・
温度検出部、 ２５・・・温度検出部への結線ワイヤ、
２６・・・ボンディングワイヤ、 ２７・・・マウント
ベツド、 ２８・・・アウターリード、 ２９・・・モ
ールド樹脂。 第 図 第 図 第 図 巴１Ｊ月ひぐワーケ、７９ 第３図 ■。 第 図
Claims (1)
- １パワー半導体素子を搭載した出力段パワーチップと前
記パワー半導体素子を駆動制御する回路を搭載した駆動
制御チップとを内蔵した樹脂封止型半導体装置において
、過熱保護機能の温度検出部が前記出力段パワーチップ
に形成されていることを特徴とする樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328050A JPH03188661A (ja) | 1989-12-18 | 1989-12-18 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328050A JPH03188661A (ja) | 1989-12-18 | 1989-12-18 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03188661A true JPH03188661A (ja) | 1991-08-16 |
Family
ID=18205955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1328050A Pending JPH03188661A (ja) | 1989-12-18 | 1989-12-18 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03188661A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998856A (en) * | 1996-11-28 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6002166A (en) * | 1996-11-28 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002190531A (ja) * | 2000-12-21 | 2002-07-05 | Toyota Industries Corp | 半導体装置 |
| JP2006302977A (ja) * | 2005-04-15 | 2006-11-02 | Fuji Electric Device Technology Co Ltd | パワー半導体デバイスの温度計測装置 |
| JP2009164559A (ja) * | 2007-12-14 | 2009-07-23 | Sanken Electric Co Ltd | 複合半導体装置 |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| WO2015087483A1 (ja) * | 2013-12-12 | 2015-06-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| DE112013007361B4 (de) | 2013-08-23 | 2019-07-04 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
-
1989
- 1989-12-18 JP JP1328050A patent/JPH03188661A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998856A (en) * | 1996-11-28 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6002166A (en) * | 1996-11-28 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002190531A (ja) * | 2000-12-21 | 2002-07-05 | Toyota Industries Corp | 半導体装置 |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| US8179688B2 (en) | 2004-04-14 | 2012-05-15 | Denso Corporation | Semiconductor device |
| JP2006302977A (ja) * | 2005-04-15 | 2006-11-02 | Fuji Electric Device Technology Co Ltd | パワー半導体デバイスの温度計測装置 |
| JP2009164559A (ja) * | 2007-12-14 | 2009-07-23 | Sanken Electric Co Ltd | 複合半導体装置 |
| DE112013007361B4 (de) | 2013-08-23 | 2019-07-04 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| WO2015087483A1 (ja) * | 2013-12-12 | 2015-06-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JPWO2015087483A1 (ja) * | 2013-12-12 | 2017-03-16 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731119B2 (ja) | 半導体パワー素子およびその遮断回路 | |
| JP3485655B2 (ja) | 複合型ｍｏｓｆｅｔ | |
| US5578960A (en) | Direct-current stabilizer | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| JPH058867B2 (ja) | ||
| JP2006012960A (ja) | パワートランジスタ装置及びそれを用いたパワー制御システム | |
| CN103677042B (zh) | 电压调节器 | |
| US20180019742A1 (en) | Semiconductor device for high-voltage circuit | |
| JP2008218611A (ja) | 半導体装置 | |
| US20060203400A1 (en) | Current regulator having a transistor and a measuring resistor | |
| US6218709B1 (en) | Semiconductor device and semiconductor circuit using the same | |
| US5128823A (en) | Power semiconductor apparatus | |
| JPH05327442A (ja) | 負荷短絡保護機能付きｍｏｓ形パワー素子 | |
| KR100272052B1 (ko) | 파워 트랜지스터 | |
| JPH03188661A (ja) | 樹脂封止型半導体装置 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JP5962843B2 (ja) | 半導体装置 | |
| JPH0266975A (ja) | 半導体装置 | |
| US6809393B1 (en) | Level shifter | |
| JPH10289977A (ja) | 複合半導体装置 | |
| JP3439042B2 (ja) | 半導体集積回路 | |
| JPH10163333A (ja) | 半導体素子 | |
| JPH0770689B2 (ja) | 半導体回路 | |
| JP3302725B2 (ja) | 電力用半導体集積回路装置 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 |