JPH03190308A

JPH03190308A - トランスコンダクタンス増幅器

Info

Publication number: JPH03190308A
Application number: JP2325111A
Authority: JP
Inventors: Ulrich Theus; ウルリヒ・テウス
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1989-12-01
Filing date: 1990-11-27
Publication date: 1991-08-20
Also published as: DE58909170D1; EP0429717B1; EP0429717A1; US5047729A; CN1052230A; KR910013689A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】トランスコンダクタンス増幅器は、出力信号ができるだ
け理想的な電流源となるように、電圧信号をできるだけ
リニアな電流信号に変換する。このようなトランスコン
ダクタンス増幅器は、アナログ信号を、例えば連続又は
ステップ毎の利得制御の為に増幅または減衰する場合に
、電圧増幅器の代わりに使用すると利点がある。他の応
用例としては、電圧よりも電流を用いた方が簡単な、切
替え機能及びスイッチオフ機能に使用することである。

この場合、トランスコンダクタンス増幅器の前段には、
電流分割ネットワークを何し、極端な場合にはスイッチ
ング信号に成る制御信号によって制御されるアナログ乗
算器が設けられている。

トランスコンダクタンス増幅器のさらに他の応用例とし
ては、積分器に用いることである。一般に、電流はコン
デンサによって積分される。即ち積分される電圧信号は
、最初に電流信号に変換されなければならない。

従来のトランスコンダクタンス増幅器のダイナミックレ
ンジは、通常、ダイナミックレンジの中心にある静止電
流の値によって決定される。過負荷の条件下では、過負
荷レベルでの出力電流は、静止電流値の２倍にまで制限
され、最小許容信号レベルでは零になる電流まで制限さ
れる。この制限により非線形の歪みを生じる。これは奇
数越波によって生じたものである。

この発明の目的は、確立された動作点によってダイナミ
ックレンジが制限されず、内部負帰還量が少量にもかか
わらず高調波歪みのレベルが低い差信号の為のトランス
コンダクタンス増幅器を提供することである。

本発明と本発明の長所は、添付図面を参照することによ
って非常に詳細に説明される。

第１図は、本発明によるトランスコンダクタンス増幅器
の一実施例である。本回路は、実質的に３つの同一の電
圧／電流変換器ｕｉ１、ｕｉ２゜ｕｉ３から成り、この
うち第１電圧／電流変換器ｕｉｌの入力端子は第１入力
端子に１に接続され、第２電圧／電流変換器ｕｉ２の入
力端子は第２人内端子に２に接続される。この２つの入
力端子に１及びに２はトランスコンダクタンス増幅器に
印加される差電圧ｄｓのための入力端子として機能する
。

この３つの電圧／電流変換器ｕｉ１、ｕｉ２゜ｕｉ３は
、単一チップ上にバイポーラ回路をとして集積されてお
り、各バイポーラ回路のマツチング特性が良好なため望
ましい効果が得られる。高周波応答特性の長所は、ダイ
ナミックな副回路がｎｐｎ　トランジスタと基板−ｐｎ
ｐトランジスタのみを有し、低遮断周波数を有するラテ
ラルｐｎｐトランジスタを含まないことである。

電圧／電流変換器ｕｉ１、ｕｉ２．ｕｉ３は全て、入力
部に、基板ｐｎｐトランジスタ例えば、第１図における
第１．第２．及び第３トランジスタ、ｔ１、ｔ２．ｔ３
を有する。これらのトランジスタのコレクタは基板によ
り形成され、エミッタはそれぞれ第３．第４．及び第５
抵抗、ｒ３゜ｒ４．ｒ５を介して、ｎｐｎ型トランジス
タである第４．第５．及び第６トランジスタｔ４．ｔ５
゜ｔ６のエミッタに接続される。これら３つのｎｐｎ型
トランジスタのベース端子は、第３電圧／電流変換器ｕ
ｉ３と定電流源ｋｑによって、決定される共通の基準電
位ｕｂを有する。

第４及び第５トランジスタｔ４．ｔ５のコレクタは、ト
ランスコンダクタンス増幅器の高インピーダンス差出力
を形成する。第１及び第２トランジスタｔ１、ｔ２のベ
ースは第１及び第２入力端子ｋ１、に２にそれぞれ接続
される為、第４及び第５トランジスタｔ４．ｔ５のコレ
クタ電流は、それぞれ第１及び第２入力端子ｋ１、に２
の電位によって決定される。この２つの電圧／電流変換
器の出力電流は、相関する入力端子の電位に従う。

電流の増加は、第１．第２電圧／電流変換器ｕｉ１、ｕ
ｉ２における第３．第４抵抗、ｒ３．ｒ４によって、そ
れぞれ制限される。また出力電流の値は、各電圧／電流
変換器における２つの直列接続のベースエミツタ路の差
動トランスコンダクタンスＩ／Ｕ７によっても決定され
る。トランスコンダクタンス増幅器の第１出力電流１１
は第４トランジスタｔ４のコレクタ電流であり、第２出
力電流■２は第５トランジスタｔ５のコレクタ電流であ
る。

基準電位ｕｂは、第３電圧／電流変換器ｕｉ３によって
設定され、この電流出力端子は、３つのｎｐｎ型トラン
ジスタの共通ベース端子に接続される。第６トランジス
タｔ６の相互接続ベースコレクタ端子には、定電流源ｉ
ｃｑからの電流ＩＱが供給される。この電流はさらに、
第１．第２電圧／電流変換器、ｕｉ１、ｕｉ２の静止電
流ＩＱを決定する。

第１及び第２入力端子ｋ１、に２間には、第１抵抗ｒ１
及び第２抵抗ｒ２から成る電圧分割器が接続される。こ
の電圧分割器のタップは、第３電圧／電流変換器ｕｉ３
の入力端子、すなわち第３トランジスタｔ３のベースに
接続される。

２つの入力端子ｋ１、に２が同電位の場合には、電圧分
割器ｒ１、ｒ２のタップも同電位になる。

この場合、３つの電圧／電流変換器ｕｉ１、ｕｉ２、ｕ
ｉ３は全て、同じ電流ＩＱ、即ち、静止電流により遮断
される。差電圧ｄｓが２つの入力端子ｋ１、に２間に印
加されると、２つの出力電流１１．１２が変化する：この２つの出力電流１１．１２の一方は増加し、他方は
減少する。

２つの出力電流１１．Ｉ２が、厳格にリニアに入力電位
に依存する場合には、出力電流１１．Ｉ２の一方は、こ
の差電流ｄｉによって増加し、他方は同じ差電流ｄＩに
より減少する。しかし、この方法は上述したように制限
が厳しく望ましくない。

しかしながら、この発明による回路概念によれば、２つ
の電圧／電流変換器ｕｉ１、ｕｉ２の一方に電流がほと
んど流れなくなるようなレンジでも動作が制限されない
。このレンジでは、差電圧ｄｓが変化すると、出力電流
１１．１２の一方のみが主に影響を受ける。即ち１１＝
Ｉ２の、全く駆動されない場合よりも勾配が急になる。

この結果、差電流ｄＩの傾きは、はとんど現在のままで
ある。

本発明による回路動作は、帰還抵抗ｒ３．ｒ４゜ｒ５と
静止電流ＩＱを介して３つの電圧／電流変換器ｕｉ１、
ｕｉ２．ｕｉ３のトランスコンダクタンスが設定され、
この結果３つの抵抗ｒ３．ｒ４、ｒ５の負帰還動作がペ
ースエミツタ路の差動トランスコンダクタンスＩ−／　
Ｕ　Ｔにほぼ等しいということに基づいている。差電圧
ｄｓが増加するにつれ、電圧／電流変換器ｕｉ１、ｕｉ
２の一方の出力電流１１．１２及び相関するトランスコ
ンダクタンスが増加し、他方、他の出力電流！２゜１１
、及び相関するトランスコンダクタンスは減少する。こ
の２つの作用は互いに打ち消しあうので、第１．第２間
の出力電流１１．１２の差電流ｄｉは、差電圧ｄｓの値
に対して比例関係を保つ。

従って定電流源の電流１ｑと、３つの電圧／電流変換器
ｕｉ１、ｕｉ２．ｕｉ３の静止電流ＩＱ。

及び３つの帰還抵抗ｒ３．ｒ４．ｒ５の値は以下の規則
に従って、選択される。

ＵＴ　＜Ｉｑ×ｒ　（ｒ＝ｒ３＝ｒ４−ｒ５）＜２Ｕア
、但しｔＪｔは端子電圧であり、理論的には、２６ｍＶで
ある。これは、３つの抵抗ｒ３．ｒ４．ｒ５の負帰還動
作をロウレベルに保持する。また、帰還抵抗ｒ３．ｒ４
．ｒ５の抵抗値は小さいので、トランスコンダクタンス
増幅器のノイズ特性が良くなる。

第２図は、第１図のトランスコンダクタンス増幅器を改
良した実施例を示す。第２図の回路は大部分第１図の回
路と同じなので、同一部には同符号を付す。動作原理も
同じなのでその説明を省略する。第１図の回路構成の欠
点は、２つの入力端子にｋ１、に２及び電圧分割器ｒ１
、ｒ２のタップに負荷を与える第１．第２．第３トラン
ジスタｔ１、ｔ２．ｔ３のベース電流である。差電圧ｄ
Ｓは、ソースインピーダンスと電圧分割器の抵抗ｒ１、
ｒ２を介して誤って検出される恐れがあり、特に電圧分
割器のタップの負荷により、３つの出力電流！１，１２
．ＩＱの比に影響を与える。もちろん、これは（偽の）
差電流ｄＩの大きさと精度に影響する。例えば、精度は
第１及び第２出力電流１１．１２をｐｎｐカレントミラ
ー回路（第１図及び第２図には示していない）の入出力
端子にそれぞれ供給することにより得られる。

前記欠点は、本発明の改良実施例（第２図）において、
３つのｎｐｎトランジスタｔ１、ｔ２゜ｔ３のベース電
流をシミュレート回路ｎにより電流値が設定されるｎｐ
ｎ電流バンクｎｋの出力電流により補償することにより
消去される。このシミュレート回路は定電流源ｋｑの電
流値ＩＱに等しい電流ＩＱで駆動される。

シミュレート回路ｎは、３つのｐｎｐ　トランジスタｔ
１、ｔ２．ｔ３と全く同じ、垂直ｐｎｐ　トランジスタ
の第７トランジスタｔ７を有する。第７トランジスタｔ
７のベース電流は、３つの出力が３つのｐｎｐトランジ
スタｔ１、ｔ２．ｔ３のベース端子に接続された３段ｎ
ｐｎ電流バンクの入力に供給される。

第３電圧／電流変換器ｕｉ３とシミュレート回路ｎには
、静止電流ＩＱがそれぞれ供給される。

これらの電流ＩＱは、例えば２段ｐｎｐ電流バンクｐｋ
によって供給される。電流バンクｐｋの人力は、ｎｐｎ
トランジスタである第８トランジスタのコレクタに接続
され、第８トランジスタｔ８のエミッタは、第６抵抗ｒ
６を介して接地されている。第８トランジスタｔ８のベ
ースに印加される電圧により、ｐｎｐ電流バンクｐｋの
電流が設定され、従って、トランスコンダクタンス増幅
器の静止電流が設定される。

第３図において、３つの電圧／電流変換器ｕｉ１、ｕｉ
２．　　ｕｉ３のトランスコンダクタンスｉ／Ｕは、出
力電流Ｉの関数として描かれている。

上記設計規則に従えば、ｒ−Ｕ丁／Ｉｑの場合、１−・
ランスコンダクタンスｉ　／　ｕには次の関係が成立す
る。

ｉ／ｕ−１／　（２ＵＴ　／Ｉ＋ｒ）大電流Ｉの場合に、トランスコンダクタンスｉ／　ｕ　
＝　１　／　ｒ　、すなわち、帰還抵抗ｒの値にのみ依
存する一定値である。小電流Ｉの場合、トランスコンダ
クタンスｉ　／　ｕ　＝　Ｉ　／　２　Ｕア、すなわち
帰還抵抗ｒの値にではなく、２つのベースエミッタ路の
差動トランスコンダクタンスＩ／ＵＴにのみ依存する。

静止電流ＩＱの場合には、トランスコンダクタンスｉ　
／　ｕ　＝　１　／　３　ｒである。トランスコンダク
タンスｉ　／　ｕは一定のままなので、ダイナミックレ
ンジＡ′は大電流レンジまで任意に拡張できる。従って
、また差電流ｄｌも差電圧ｄＳとの比例関係を維持する
。静止電流ＩＱは相対的に小さい値なので消費電力は小
さい。−点鎖線は、ダイナミックレンジＡ゛が対称でと
静止電流Ｉｑ−が大きい場合の一般的な定トランスコン
ダクタンス特性ｉ　／　ｕ−を示す。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例をさらに改良した回路図、及び第３図は静止
電流の関数としての電圧／電流変換器のトランスコンダ
クタンスの変形例を示す図である。Ａ′・・・ダイナミックレンジ、ｄＳ・・・差電圧、ｄ
Ｉ・・・差電流、ｉ・・・インピーダンス変換器、ｉ　
／　ｕ・・・トランスコンダクタンス、ｉｌｏ　・・・
定トランスコンダクタンス特性、Ｉ／Ｕ７・・・差動ト
ランスコンダクタンス、１１．Ｉ２・・・コレクタ電流
、ＩＱ、ＩＱ　　・・・静止電流、ｋ１、に２・・・入
力端子、ｋｑ・・・定電流源、ｎ・・・シミュレート回
路、ｎｋ・・・ｎｐｎ型量流バンク、ｐｋ・・・ｐｎｐ
型電流パン’）、ｒ　＋　　ｒ　１　＊　　ｒ　２　＋
　　ｒ　３　ｒ　　ｒ　４　＊　　ｒ　５・・・抵抗、
ｔ１、ｔ２．ｔ３．ｔ４．ｔ５．ｔ６．ｔ７．ｔ８・・
・トランジスタ、ｕｉ１、ｕｉ２．ｕｉ３・・・電圧／
電流変換器、ｕｂ・・・基準電位、Ｕ７・・・端子電圧
。

Claims

【特許請求の範囲】

（１）差電圧（ｄｓ）により駆動される入力−差段は、
２つの入力端子を有し、第１の入力端子（ｋ１）は第１
電圧／電流変換器（ｕｉ１）に接続され、第２の入力端
子（ｋ２）は、前記第１電圧／電流変換器（ｕｉ１）と
同一の第２電圧／電流変換器（ｕｉ２）に接続され、前
記第１及び第２電圧／電流変換器（ｕｉ１、ｕｉ２）と
同一の第３電圧／電流変換器（ｕｉ３）の入力端子は前
記第１及び第２入力端子間に介挿された抵抗分圧器（ｒ
１、ｒ２）のタップに接続され、第１、第２、及び第３
電圧／電流変換器（ｕｉ１、ｕｉ２、ｕｉ３）のトラン
スコンダクタンス特性は同一であり、帰還抵抗（ｒ３、
ｒ４、ｒ５；ｒ）と静止電流（Ｉｑ）により特定の低値
に設定され、前記３つの電圧／電流変換器（ｕｉ１、ｕ
ｉ２、ｕｉ３）の基準電位端子は、電流値が定電流源（
ｋｑ）に決定される第３電圧／電流変換器（ｕｉ３）に
より作られる共通基準電位（ｕｂ）を有し、トランスコ
ンダクタンス増幅器出力信号として、前記第１及び第２
電圧／電流変換器（ｕｉ１、ｕｉ２）の電流源は、差電
流が差電圧（ｄｓ）の値に比例する第１及び第２出力電
流（Ｉ１、Ｉ２）を供給することを特徴とするトランス
コンダクタンス増幅器。
（２）前記第１、第２及び第３電圧／電流変換器（ｕｉ
１、ｕｉ２、ｕｉ３）の制御入力は、ベース端子が各制
御入力端子を構成する第１乃至第３トランジスタ（ｔ１
、ｔ２、ｔ３）をそれぞれ有することを特徴とする請求
項１記載のトランスコンダクタンス増幅器。
（３）シミュレート回路（ｎ）は、前記第１乃至第３ト
ランジスタ（ｔ１、ｔ２、ｔ３）の各ベース電流に値が
等しく符号が反対の３つのベース電流を発生し、前記第
１乃至第３トランジスタ（ｔ１、ｔ２、ｔ３）の各ベー
ス端子に供給してベース電流を補償することを特徴とす
る請求項２記載のトランスコンダクタンス増幅器。
（４）前記第１乃至第３電圧／電流変換器（ｕｉ１、ｕ
ｉ２、ｕｉ３）は、前記第１乃至第３トランジスタ（ｔ
１、ｔ２、ｔ３）と反対の極性を有する第４乃至第６ト
ランジスタ（ｔ４、ｔ５、ｔ６）をそれぞれ有し、前記
第４乃至第６トランジスタ（ｔ４、ｔ５、ｔ６）のエミ
ッタがそれぞれ第３乃至第５抵抗（ｒ３、ｒ４、ｒ５）
を介して、前記第１乃至第３トランジスタ（ｔ１、ｔ２
、ｔ３）にそれぞれ接続され、前記第４乃至第６のトラ
ンジスタ（ｔ４、ｔ５、ｔ６）のベース端子は共通基準
電位（ｕｂ）に接続されていることを特徴とする請求項
３記載のトランスコンダクタンス増幅器。
（５）前記定電流源（ｋｑ）が、ｐｎｐ電流バンク（ｐ
ｋ）の第１出力信号により形成され、前記ｐｎｐ電流バ
ンク（ｐｋ）の第２出力信号は、前記シミュレート回路
（ｎ）の入力端子に供給され、前記シミュレート回路は
、前記第１乃至第３トランジスタ（ｔ１、ｔ２、ｔ３）
と同じ種類の第７トランジスタ（ｔ７）のベース電流は
、３つの出力端子が前記第１乃至第３トランジスタ（ｔ
１、ｔ２、ｔ３）のベース端子にそれぞれ接続されたｎ
ｐｎ電流バンク（ｎｋ）の入力端子に供給され、前記第
１、第２、第３及び第７トランジスタ（ｔ１、ｔ２、ｔ
３、ｔ７）は基板ｐｎｐトランジスタであり、前記第４
、第５及び第６トランジスタ（ｔ４、ｔ５、ｔ６）はｎ
ｐｎトランジスタであることを特徴とする請求項４記載
のトランスコンダクタンス増幅器。
（６）前記第３乃至第５抵抗（ｒ３、ｒ４、ｒ５；ｒ）
の値と静止電流（Ｉｑ）は以下の規則Ｕ＿Ｔ＜Ｉｑ×ｒ
（ｒ＝ｒ３＝ｒ４＝ｒ５）＜２Ｕ＿Ｔに従って、選択さ
れることを特徴とする請求項７記載のトランスコンダク
タンス増幅器。
（７）前記各第１及び第２入力端子（ｋ１、ｋ２）と入
力差段との間にバッファとしてのインピーダンス変換器
（ｉ）が設けられたことを特徴とする請求項１乃至６の
いずれかに記載のトランスコンダクタンス増幅器。