JPH0828627B2

JPH0828627B2 - 増幅回路

Info

Publication number: JPH0828627B2
Application number: JP61182349A
Authority: JP
Inventors: 満佐藤; 哲也飯塚; 喜祥古屋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-08-02
Filing date: 1986-08-02
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPS6338313A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は増幅回路に関する。

〔発明の概要〕この発明は、トランジスタの対数特性を用いた線形回
路において、所定の電流源を設けることにより、電流増
幅率が小さくても利得が低下しないようにしたものであ
る。

〔従来の技術〕

利得制御回路や乗算回路などに好適な増幅回路として
「特公昭48−20932号公報」に示されているものがあ
る。これは、トランジスタの対数特性を用いた線形回路
であるが、例えば第４図のように構成される。

すなわち、同図において、トランジスタQ₅，Q₆と接地
との間に定電流源Q₁₁，Q₁₂が接続されるとともに、その
エミッタ間に抵抗器R₁が接続されて差動アンプ（１）が
構成され、トランジスタQ₅，Q₆のベースが入力端子T₁，
T₂に接続される。また、所定の電位点、例えば電源端子
T₅とトランジスタQ₅，Q₆のコレクタとの間に、ダイオー
ド接続されたトランジスタQ₁，Q₂のベース・エミッタ間
が接続される。

さらに、トランジスタQ₃，Q₄のエミッタが互いに接続
されるとともに、そのエミッタと接地との間に、定電流
源Q₁₃が接続されて差動アンプ（２）が構成され、その
ベースがトランジスタQ₂，Q₁のエミッタに接続され、ト
ランジスタQ₃，Q₄のコレクタが出力端子T₃，T₄に接続さ
れる。

なお、定電流源Q₁₁，Q₁₂には定電流I₁が流れ、定電流
源Q₁₃には定電流2I₂が流れるものとする。

すると、PN接合について一般に、 I_F＝I_S・exp（V_F／V_T） I_F:PN接合の順方向電流 I_S:PN接合の逆方向飽和電流 V_F:PN接合の順方向電圧 V_T:KT/q であるから、トランジスタQj（ｊ＝１〜４）について V_BE1＝V_Tln（（I₁＋i₁＋i_B4）／I_S） V_BE2＝V_Tln（（I₁−i₁＋i_B3）／I_S） V_BE3＝V_Tln（（I₂＋i₂）／I_S） V_BE4＝V_Tln（（I₂−i₂）／I_S） ……（ｉ） V_BEj：トランジスタQjのベース・エミッタ間電圧 i₁ ：入力信号電流（交流分） i₂ ：出力信号電流（交流分） i_B3，i_B4：トランジスタQ₃，Q₄のベース電流が成立する。また、 V_BE1−V_BE2＝V_BE3−V_BE4 ……（ii）も成立する。

したがって、（ｉ），（ii）式からが得られる。

そして、ここで、 i_B3＝（I₂＋i₂）／（１＋β） i_B4＝（I₂−i₂）／（１＋β） ……（iv） β：トランジスタQ₃，Q₄の電流増幅率であるから、（iii），（iv）式からとなる。

そして、今、電流増幅率βが十分に大きいとすれば、
（ｖ）式は、 i₂＝i₁・I₂／I₁ ……（vi）となり、 i₂／i₁＝I₂／I₁ ……（vii）となる。

したがって、この回路は、電流利得Ai＝i₂／i₁が（vi
i）式で示される電流アンプとして働く。

そして、このとき、例えば電流2I₂を制御すれば、電
流利得Aiを制御でき、あるいは電流2I₂が別の入力電流
であれば、電流i₂が電流i₁と電流I₂との乗算出力とな
る。

また、トランジスタQ₃，Q₄の負荷抵抗を値R₂とすれ
ば、この回路は、電圧利得が（2R₂I₂）／（R₁I₁）の電
圧アンプとして働く。

〔発明が解決しようとする問題点〕

ところで、上述の回路をICで構成した場合には、一般
にトランジスタQ₃，Q₄の電流増幅率βが小さくなるの
で、（vi）式は成立せず、電流利得Aiは、（ｖ）式か
ら、となり、電流利得Aiが低下してしまう。しかも、電流増
幅率βは温度依存性があり、温度が低くなると下がる傾
向があるので、なおさら電流利得Aiは低下してしまう。
また、温度変化に対する電流利得Aiの変化が顕著になっ
てしまう。

この発明は、このような問題点を解決しようとするも
のである。

〔問題点を解決するための手段〕

今、（viii）式について考えると、その分母の第２項
である2I₂／（１＋β）は、トランジスタQ₃，Q₄の各ベ
ースに流れる直流電流の２倍である。

したがって、このベース電流の２倍に相当する電流
を、外部から注入すれば、電流増幅率βにかかわらず
（vii）式が成立することになる。

すなわち、例えば第３図に示すように、トランジスタ
Q₃，Q₄のベースに吐き出し型の定電流源Q₂₁，Q₂₂を接続
し、これから定電流I₃を出力したとすると、 V_BE1＝V_Tln（（I₁＋i₁−I₃＋（I₂−i₂）／（１＋β））
／I_S） V_BE2＝V_Tln（（I₁−i₁−I₃＋（I₂＋i₂）／（１＋β））
／I_S） V_BE3＝V_Tln（（I₂＋i₂）／I_S） V_BE4＝V_Tln（（I₂−i₂）／I_S） ……（ix）が成立する。

したがって、（viii），（vii）式からとなるので、 I₃＝2I₂／（１＋β） ……（xi）であれば、（ｘ）式は（vi）式に一致し、したがって、
（vii）式で示すように電流増幅率βにかかわらず所定
の電流利得Aiを得ることができる。

そして、（xi）式で示される電流I₃は、トランジスタ
Q₃，Q₄の各ベース電流（直流分）の２倍である。

この発明は、以上のような点に着目したものである。

〔作用〕

トランジスタQ₃，Q₄のベース電流がキャンセルされて
（vii）式が成立する。

〔実施例〕

第１図において、定電流源Q₁₁，Q₁₂がエミッタ接地の
トランジスタQ₁₁，Q₁₂により構成されるとともに、これ
らトランジスタQ₁₁，Q₁₂とトランジスタQ₁₄とにより接
地を基準電位点とし、かつ、トランジスタQ₁₄を入力側
としてカレントミラー回路（11）が構成され、抵抗器R
₁₁により定電流I₁が設定される。

また、定電流源Q₁₃がエミッタ接地のトランジスタQ
₁₃₁，Q₁₃₂により構成されるとともに、これらトランジ
スタQ₁₃₁，Q₁₃₂とトランジスタQ₁₅とにより接地を基準
電位点とし、かつ、トランジスタQ₁₅を入力側としてカ
レントミラー回路（12）が構成され、抵抗器R₁₂により
定電流2I₂が設定される。

さらに、定電流源Q₂₁，Q₂₂としてトランジスタQ₂₁，Q
₂₂が設けられ、それらのコレクタがトランジスタQ₃，Q₄
のベースに接続されるとともに、これらトランジスタQ
₂₁，Q₂₂とトランジスタQ₂₃とにより端子T₅の電位を基準
電位点とし、かつ、トランジスタQ₂₃を入力側としてカ
レントミラー回路（13）が構成される。

そして、トランジスタQ₂₃のコレクタがトランジスタQ
₂₄のベースに接続され、トランジスタQ₂₄のコレクタが
端子T₅に接続されるととも、そのエミッタがトランジス
タQ₂₅，Q₂₆のコレクタに接続される。このトランジスタ
Q₂₅，Q₂₆もトランジスタQ₁₃₁，Q₁₃₂と同様にトランジス
タQ₁₅を入力側とし、かつ、接地を基準電位点としてカ
レントミラー回路（12）を構成しているものである。

なお、トランジスタQ₂₄の電流増幅率βは、トランジ
スタQ₃，Q₄の電流増幅率βに等しくされる。

このような構成によれば、トランジスタQ₂₅，Q₂₆のコ
レクタ電流の和は、トランジスタQ₁₃₁，Q₁₃₂のコレクタ
電流の和に等しくなり、2I₂となる。したがって、トラ
ンジスタQ₂₄のエミッタ電流が2I₂となるので、このトラ
ンジスタQ₂₄のベース電流I_Bは、 I_B＝2I₂／（１＋β） ……（xii）となる。

そして、トランジスタQ₂₄のベース電流は、カレント
ミラー回路（13）の入力側のトランジスタQ₂₃を流れる
ので、トランジスタQ₂₁，Q₂₂のコレクタ電流I₃は、（xi
i）式から I₃＝2I₂／（１＋β） ……（xiii）となる。

そして、この（xiii）式は、（xii）式にほかならな
いので、トランジスタQ₃，Q₄，Q₂₄の電流増幅率βにか
かわらず、（ｘ）式は（vi）式に一致し、したがって、
電流増幅率βにかかわらず、（vii）式が成立する。

こうして、この発明によれば、トランジスタQ₃，Q₄の
電流増幅率βにかかわらず、 Ai＝I₂／I₁ で示される一定の電流利得Aiを得ることができる。

したがって、この回路をIC化した場合でも、あるいは
さらに電流増幅率βに温度依存性があっても所定値の安
定な電流利得Aiを得ることができる。

第２図に示す例においては、２つの入力信号を加算し
た出力が得られるようにした場合である。

すなわち、トランジスタQ₇，Q₈、定電流源Q₃₁，Q₃₂及
び抵抗器R₃により差動アンプ（３）が構成され、トラン
ジスタQ₇，Q₈のベースが別の入力端子T₇，T₈に接続さ
れ、そのコレクタがトランジスタQ₄，Q₃のベースに接続
される。

また、トランジスタQ₄₁，Q₄₂により、トランジスタQ
₄₃を入力側、トランジスタQ₄₁，Q₄₂を出力側、トランジ
スタQ₄₄をバッファとし、かつ、端子T₅の電位を基準電
位点としてカレントミラー回路（14）が構成され、トラ
ンジスタQ₄₁，Q₄₂のコレクタがトランジスタQ₃，Q₄のベ
ースに接続される。さらに、トランジスタQ₄₃のコレク
タが定電流源Q₄₅及びトランジスタQ₄₇のベースに接続さ
れるとともに、トランジスタQ₄₇のコレクタが端子T₅に
接続され、そのエミッタが定電流源Q₄₆に接続される。

したがって、トランジスタQ₁，Q₂には、端子T₁，T₂の
入力信号による信号電流と、端子T₇，T₈の入力信号によ
る信号電流との和の信号電流が流れるので、端子T₃，T₄
にはその和の信号電流の増幅出力が取り出される。

そして、この場合、とすれば、 V_BE1＝V_Tln（（I₁＋I₄−I₅＋i₁−I₆／（１＋β）＋（I₂
−i₂）／（１＋β））／I_S） V_BE2＝V_Tln（（I₁＋I₄−I₅−i₁−I₆／（１＋β）＋（I₂
＋i₂）／（１＋β）））／I_S） V_BE3＝V_Tln（（I₂＋i₂）／I_S） V_BE4＝V_Tln（（I₂−i₂）／I_S） ……（xiv）である。

したがって、この（xiv）式と（ii）式とからとなるので、これを変形して、となる。

したがって、この（xiv）式において I₆＝2I₂ ……（xvii）であれば、電流利得Aiは（xvi）式から Ai＝i₂／i₁ ＝I₂／（I₁＋I₄−I₅）となる。

そして、（xvii）式が成立するには、定電流源Q₄₆，Q
₁₃を例えば第１図のカレントミラー回路のように構成す
ればよい。

また、端子T₇，T₈の入力信号についても同様となる。

したがって、この場合にも、トランジスタQ₃，Q₄の電
流増幅率βにかかわらず所定値の安定な電流利得Aiを得
ることができるとともに、２つの入力信号の加算信号を
得ることができる。

〔発明の効果〕

この発明によれば、トランジスタQ₃，Q₄の電流増幅率
βにかかわらず、 Ai＝I₂／I₁ で示される一定の電流利得Aiを得ることができる。

【図面の簡単な説明】

第１図、第２図はこの発明の一例の接続図、第３図、第
４図はその説明のための図である。（１）〜（３）は差動アンプ、（11）〜（14）はカレン
トミラー回路である。

Claims

【特許請求の範囲】

【請求項１】１対のダイオードが、差動アンプを構成す
る１対のトランジスタのベースに接続され、上記１対のダイオードに差動の入力電流が供給されて上
記差動アンプから上記入力電流の増幅出力が取り出され
るとともに、上記１対のトランジスタのベースに１対の電流源が接続
され、この１対の電流源の各電流が、上記１対のトランジスタ
の各ベース電流の２倍に実質的に等しくなるように選定
された増幅回路。