JPH03190424A - 半導体回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体回路に係り、詳しくはＥＣＬ論理レベルをＴＴＬ
論理レベルに変換するレベル変換回路に関し、 貫通電流等の大きなスイッチング電流によるＴＴＬ論理
回路における論理レベルへの影響をなくすとともに、動
作マージンを広くとることができ、しかも、高速動作す
る半導体回路を提供することを目的とし、 ベース端子にＥＣＬレベルの論理信号が入力される第１
のトランジスタと、ベース端子に基準電圧が入力される
第２のトランジスタとをエミ・ツタ結合した第１のＥＣ
Ｌ回路と、一端が前記第２のトランジスタのコレクタ端
子に接続されかつ他端が定電流回路を構成する第１の定
電流トランジスタを介して低電圧側電源に接続された第
１の抵抗と、一端が前記第１のトランジスタのコレクタ
端子に接続されかつ他端が定電流回路を構成する第２の
定電流トランジスタを介して低電圧側電源に接続された
第２の抵抗とからなるレベル降下回路と、高電圧側電源
にコレクタ端子が接続され前記第１の抵抗の出力電圧に
基づいて動作する第３のトランジスタと、高電圧側電源
に抵抗を介してコレクタ端子が接続され前記第２の抵抗
の出力電圧に基づいて動作する第４のトランジスタとを
エミッタ結合し、両エミッタ端子を定電流回路を構成す
る第３の定電流トランジスタを介して低電圧側電源に接
続した第２のＥＣＬ回路と、前記第４のトランジスタの
コレクタ端子に接続されたベース端子を有し、コレクタ
端子が高電圧側電源に接続されかつエミッタ端子が定電
流回路を構成する第４の定電流トランジスタを介して低
電圧側電源に接続された出力トランジスタとを設けて構
成した。

［産業上の利用分野］ 本発明は半導体回路に係り、詳しくはＥＣＬ論理レベル
をＴＴＬ論理レベルに変換するレベル変換回路に関する
ものである。

半導体回路においては高速化が要求される一方で低消費
電力及び高密度化が要求されている。そこで、低速動作
としてもよい箇所はできるだけＢｉｃＭＯ３によるＴＴ
Ｌ動作の回路に置き換えて消費電力及び高密度化を図っ
ている。その結果、ＥＣＬ論理回路とＴＴＬ論理回路と
を接続するための回路が必要となる。

［従来の技術］ 従来、ＥＣＬ論理回路１のＥＣＬレベルの出力Ｖ　ｅ　
ｆ　ａ　ｒ　Ｖ　ｅ　ｆ　ｂをＴＴＬレベルの出力Ｖｏ
ｕｔに変換してＴＴＬ論理回路に出力するレベル変換回
路２は消費電力及び高密度化を図るためにＢｉＣＭＯ８
にて構成されている。

［発明が解決しようとする課題］ しかしながら、このレベル変換回路２は０ＭＯ８構造で
構成されている箇所があることから、レベル反転時にそ
のＣＭＯ８に生じる貫通電流が配線３，４に流れ大きな
問題となる。即ち、レベル変換回路２はＥＣＬ論理回路
ｌ及びＴＴＬ論理回路とともに高電圧側電源Ｖ　ｃ　ｃ
　＋低電圧側電源ｖ０が共通の配線３，４にて印加され
ているので、その貫通電流はその配線３，４を介してＥ
ＣＬ論理回路ｌ及びＴＴＬ論理回路に影響を与えること
になる。そして、ＥＣＬ論理回路１はレファレンス電圧
Ｖｒｅｆを基準としてＥＣＬレベルの出力信号を出力す
ることから影響は小さいが、ＴＴＬ論理回路の論理レベ
ルは高電圧側電源Ｖ　（Ｃ＋低電圧側電源ｖｇｘで、即
ち配線３，４間の電圧で決まることから、貫通電流によ
る高電圧側電源Ｖ。Ｃ９低電圧側電源ＶＥｔの変動は直
にその動作マージンに影響する。従って、ＴＴＬ論理回
路の論理レベルはその動作マージンが狭く抑えられ正確
な動作ができなくなるおそれがあった。

本発明は上記問題点を解決するためになされたものであ
って、その目的は貫通電流等の大きなスイッチング電流
によるＴＴＬ論理回路における論理レベルへの影響をな
くすとともに、動作マージンを広くとることができ、し
かも、高速動作する半導体回路を提供することにある。

［課題を解決するための手段］ 本発明は上記目的を達成するため、ベース端子にＥＣＬ
レベルの論理信号が入力される第１のトランジスタＴｒ
ｉと、ベース端子に基準電圧が入力される第２のトラン
ジスタＴｒ２とをエミッタ結合した第１のＥＣＬ回路と
、一端が前記第２のトランジスタＴｒ２のコレクタ端子
に接続されかつ他端が定電流回路を構成する第１の定電
流トランジスタＴｒ５を介して低電圧側電源ｖｇｔに接
続された第１の抵抗Ｒ３と、一端が前記第１のトランジ
スタＴｒｉのコレクタ端子に接続されかつ他端が定電流
回路を構成する第２の定電流トランジスタＴｒ６を介し
て低電圧側電源ｖ０に接続された第２の抵抗Ｒ４とから
なるレベル降下回路と、高電圧側電源ＶＣＣにコレクタ
端子が接続され前記第１の抵抗Ｒ３の出力電圧に基づい
て動作する第３のトランジスタＴｒ７と、高電圧側電源
Ｖ。０に抵抗Ｒ５を介してコレクタ端子が接続され前記
第２の抵抗Ｒ４の出力電圧に基づいて動作する第４のト
ランジスタＴｒ８とをエミッタ結合し、両エミッタ端子
を定電流回路を構成する第３の定電流トランジスタＴｒ
９を介して低電圧側電源Ｖ０に接続した第２のＥＣＬ回
路と、前記第４のトランジスタＴｒ８のコレクタ端子に
接続されたベース端子を有し、コレクタ端子が高電圧側
電源ＶＣＣに接続されかつエミッタ端子が定電流回路を
構成する第４の定電流トランジスタＴｒ１１を介して低
電圧側電源ＶｔＥに接続された出力トランジスタＴｒ１
０とを設けた。

［作用コ 従って、第１のトランジスタＴｒｉに入力されるＥＣＬ
レベルの論理信号が第２のトランジスタＴｒ２に入力さ
れる基準電圧よりも大きいときには、第１のトランジス
タＴｒｉがオン状態となり第２のトランジスタＴｒ２が
オフ状態となるため、第２の抵抗Ｒ４と第２の定電流ト
ランジスタＴｒ６との接続点における電位はＴＴＬレベ
ルの低レベル側に降下され、第１の抵抗Ｒ３と第１の定
電流トランジスタＴｒ５との接続点における電位は第２
の抵抗Ｒ４と第２の定電流トランジスタＴｒ６との接続
点における電位よりも高（なる。その結果、第３のトラ
ンジスタＴｒ７がオン状態となり第４のトランジスタＴ
ｒ８がオフ状態となるため、出力トランジスタＴｒｉｏ
のベース端子にはほぼ高電圧側電源Ｖ。Ｃが印加され、
出力トランジスタＴｒ１０と第４の定電流トランジスタ
Ｔｒ１１との接続点における出力電圧は高電圧側電源Ｖ
ＣＣから出力トランジスタＴｒｉｏのベース・エミッタ
間電圧を引いた値となる。

又、第１のトランジスタＴｒｉに入力されるＥＣＬレベ
ルの論理信号が第２のトランジスタＴｒ２に入力される
基準電圧よりも小さいときには、第１のトランジスタＴ
ｒｉがオフ状態となり第２のトランジスタＴｒ２がオン
状態となるため、第１の抵抗Ｒ３と第１の定電流トラン
ジスタＴｒ５との接続点における電位はＴＴＬレベルの
低レベル側に降下され、第２の抵抗Ｒ４と第２の定電流
トランジスタＴｒ６との接続点における電位は第１の抵
抗Ｒ３と第１の定電流トランジスタＴｒ５との接続点に
おける電位よりも高くなる。その結果、第３のトランジ
スタＴｒ７がオフ状態となり第４のトランジスタＴｒ８
がオン状態となるため、抵抗Ｒ５での電圧降下が増加し
て出力トランジスタＴ　ｒ　１０のベース端子には低電
圧側電源Ｖ、よりも両トランジスタＴｒ８．Ｔｒ９のベ
ース・エミッタ間電圧骨だけ高い電圧が印加される。こ
のため、出力トランジスタＴｒ１０と第４の定電流トラ
ンジスタＴｒ１１との接続点における出力電圧は低電圧
側電源ＶｔＺから出力トランジスタＴｒｉ。

のベース・エミッタ間電圧を引いた値となる。

又、第１の抵抗Ｒ３、第２の抵抗Ｒ４、第３゜第４のト
ランジスタＴｒ７．Ｔｒ８及び出力トランジスタＴｒ１
０はそれぞれ定電流トランジスタＴｒ５．Ｔｒ６．Ｔｒ
９．Ｔｒｉ　１を介して低電圧側電源ｖｘｇに接続され
ているため、貫通電流等の大きなスイッチング電流の発
生が防止される。

［実施例］ 以下、本発明を具体化したレベル変換回路の一実施例を
第１図に従って説明する。

エミッタ結合されたトランジスタＴｒｉ、Ｔｒ２はコレ
クタ端子がそれぞれ抵抗ＲＯ，Ｒ１を介して配線し１に
接続され、エミッタ端子が共通の定電流源ＩＯを介して
配線し２に接続されている。

そして、トランジスタＴｒｉのベース端子にはＥＣＬレ
ベルの論理信号Ｖｉｎが入力され、トランジスタＴｒ２
のベースにはレファレンス電圧ｖｔｈが入力されるよう
になっている。配線し１には高電圧側電源Ｖ。０が印加
され、配線し２には低電圧側電源Ｖ、が印加されている
。

エミッタホロワトランジスタＴｒ３．Ｔｒ４は各コレク
タ端子がそれぞれ配線し１に接続されているとともに、
各エミッタ端子がそれぞれ定電流源ＩＩを介して配線し
２に接続されている。そして、トランジスタＴｒ２のコ
レクタ端子とトランジスタＴｒ３のベース端子が抵抗Ｒ
３を介して接続され、トランジスタＴｒｌのコレクタ端
子とトランジスタＴｒ４のベース端子が抵抗Ｒ４を介し
て接続されている。

トランジスタＴｒ３のベース端子と抵抗Ｒ３との接続点
Ａには定電流回路が接続されている。定電流回路は配線
Ｌｌ、Ｌ２間に直列に接続された抵抗Ｒ２、ダイオード
ＤＩ、Ｄ２と、コレクタ端子が接続点Ａに、エミッタ端
子が配線し２に接続されたトランジスタＴｒ５とから構
成されている。

そして、ダイオードＤＩ、Ｄ２は本実施例では半導体チ
ップ上に形成されたトランジスタのベース端子とコレク
タ端子とを接続することによって形成したものであって
、そのエミッタサイズは前記トランジスタＴｒ５のエミ
ッタサイズと同じにしている。

一方、トランジスタＴｒ４のベース端子と抵抗Ｒ４との
接続点Ｂにも定電流回路が接続されていて、その構成は
コレクタ端子が接続点Ｂに、エミッタ端子が配線し２に
接続されたトランジスタＴｒ６のベース端子が前記ダイ
オードＤＩ、Ｄ２の接続点Ｃに接続することによって形
成されている。尚、トランジスタＴｒ６のエミッタサイ
ズはトランジスタＴｒ５と同じにしている。

又、本実施例では抵抗Ｒ３，Ｒ４の抵抗値は共に同じと
なるように形成されているとともに、前記抵抗ＲＯ，Ｒ
１の抵抗値も共に同じにしている。

そして、前記抵抗Ｒ２の抵抗値は、 Ｒ２＝ＲＯ＋Ｒ４＝Ｒ１＋Ｒ３ の関係になるように予め設定している。

そして、トランジスタＴｒｉのベース端子にレファレン
ス電圧ｖｔｈより高い（Ｈレベル）ＥＣＬレベルの論理
信号Ｖｉｎが入力されると、抵抗ＲＯの電圧降下が大き
くなり、接続点Ｂの電位は下がる。一方、トランジスタ
Ｔｒ２はオフ状態となり、接続点Ａの電位は抵抗Ｒ２と
ダイオードＤＩとの接続点りの電位と同じとなる。反対
に、トランジスタＴｒｉのベース端子にレファレンス電
圧ｖｔｈより低い（Ｌレベル）ＥＣＬレベルの論理信号
Ｖｉｎが入力されると、抵抗Ｒ１の電圧降下が大きくな
り、接続点Ａの電位は下がる。一方、トランジスタＴｒ
ｉはオフ状態となり、接続点Ｂの電位は前記接続点りの
電位と同じとなる。

従って、トランジスタＴｒｉのベース端子に入力される
ＥＣＬレベルの論理信号の理論振幅値は高いレベル（Ｈ
レベル）が電源ｖｘｇを基準にして接続点りの電位と、
低いレベル（Ｌレベル）が前記接続点りの電位より前記
抵抗ＲＯ又はＲ１における増加した電圧降下分だけ低い
電位の範囲となってエミッタホロワトランジスタＴｒ３
．Ｔｒ４の各ベース端子に入力されることになる。

エミッタ結合されたトランジスタＴｒ７．Ｔｒ８はその
エミッタ端子が共通の定電流回路、即ちエミッタ端子が
配線し２に接続されたトランジスタＴｒ９と前記ダイオ
ードＤ１．Ｄ２及び抵抗Ｒ２とから構成される定電流回
路を介して配線し２に接続されている。トランジスタＴ
ｒ７はそのコレクタ端子が配線し１に接続されていると
ともに、ベース端子がトランジスタＴｒ３のエミッタ端
子に接続されている。トランジスタＴｒ８はそのコレク
タ端子が抵抗Ｒ５を介して配線ＬＬに接続されていると
ともに、ベース端子がトランジスタＴｒ４のエミッタ端
子に接続されている。この抵抗Ｒ５はその抵抗値が前記
抵抗Ｒ２と同じであって、トランジスタＴｒ８がオン状
態のときにはトランジスタＴｒ８のコレクタ端子の電位
（接続点Ｅの電位）は前記接続点りの電位と同じ、即ち
ダイオードＤＩ、Ｄ２の電圧降下分の低い電位となる。

反対に、トランジスタＴｒ８がオフ状態のときには接続
点Ｅの電位は高（なる。

接続点Ｅの電圧がベース端子に印加されるトランジスタ
Ｔｒｉｏはそのコレクタ端子が配線ＬＬに接続され、エ
ミッタ端子が前記ダイオードＤｌ。

Ｄ２及び抵抗Ｒ２とから定電流回路を構成するトランジ
スタＴｒ１１のコレクタ端子に接続されている。従って
、接続点Ｅの電位が低いときには、トランジスタＴｒ１
０，Ｔｒｌ１間から出力される出力電圧ＶｏｕｔはＬレ
ベル（はぼ電源電圧ＶＥＲニトランジスタＴｒ１１のベ
ース・エミッタ間電圧を加えた電位）となる。反対に、
接続点Ｅの電位が高いときには、出力電圧ＶｏｕｔはＨ
レベル（はぼ電源電圧ＶＣＣからトランジスタＴｒｉｏ
のベース・エミッタ間電圧を引いた電位）となる。

尚、本実施例ではトランジスタＴｒ１１のエミッタサイ
ズはトランジスタＴｒ９とともにトランジスタＴｒ３．
Ｔｒ４と同じにしているが、次段の負荷に応じて変更し
てもよい。

次に、上記のように構成したレベル変換回路の作用につ
いて説明する。

トランジスタＴｒｉのベース端子にレファレンス電圧ｖ
ｔｈより高いＥＣＬレベルの論理信号Ｖｉｎが入力され
ると、トランジスタＴｒｉはオン状態となり抵抗ＲＯの
電圧降下が太き（なり、トランジスタＴｒｉのコレクタ
端子の電位が下がることに伴って接続点Ｂの電位は下が
る。この接続点Ｂの電位は接続点りの電位より抵抗ＲＯ
における増加した電圧降下分だけ低い電位の範囲となっ
てエミッタホロワトランジスタＴｒ４のベース端子に入
力されることになる。このとき、トランジスタＴｒ４の
コレクタ電流は減少し次段のトランジスタＴｒ８のベー
ス電圧はＬレベルとなる。

一方、トランジスタＴｒ２はオフ状態となり、接続点Ａ
の電位は接続点りの電位と同じとなり、エミッタホロワ
トランジスタＴｒ３のベース端子に入力されるため、ト
ランジスタＴｒ３のコレクタ電流は増加し次段のトラン
ジスタＴｒ７のベース電圧はトランジスタＴｒ８のベー
ス電圧より高いＨレベルとなる。

従って、トランジスタＴｒ７はオフ状態からオン状態と
なり、トランジスタＴｒ８はオン状態からオフ状態とな
る。その結果、接続点Ｅの電位は上昇しトランジスタＴ
ｒ１０のコレクタ電流は増加し、出力電圧Ｖｏｕｔはほ
ぼ電源電圧ＶｃｃからトランジスタＴｒ１０のベース・
エミッタ間電圧を引いた高い電位（Ｈレベル）となる。

反対に、トランジスタＴｒｉのベース端子にレファレン
ス電圧ｖｔｈより低いＥＣＬレベルの論理信号Ｖｉｎが
入力されると、前記とは逆にトランジスタＴｒ８はオフ
状態からオン状態となる。その結果、接続点Ｅの電位は
トランジスタＴｒｉｏを動作させ得るほぼ最低限の電位
まで降下するため、トランジスタＴｒｉｏのコレクタ電
流は減少し、出力電圧Ｖｏｕｔはほぼ電源電圧■、にト
ランジスタＴｒ１１のベース・エミッタ間電圧を加えた
低い電位（Ｌレベル）となる。

このように本実施例においては、ＥＣＬレベルの論理信
号ＶｉｎからＴＴＬレベルの出力電圧Ｖｏｕｔを得るこ
とができる。しかも、本実施例においては各トランジス
タに対して定電流回路が設けられているので、ＢｉＣＭ
Ｏ８で構成されたレベル変換回路のようにデータ反転時
に発生する貫通電流のような高電圧側電源ＶＣＣ＋低電
圧側電源ＶｔＸに影響を与えるスイッチング電流は発生
しない。又、本実施例のレベル変換回路はバイポーラト
ランジスタで構成されているので、ＢｉＣＭＯ８で構成
されたレベル変換回路に比べて高速レベル変換が可能と
なる。

尚、本実施例では第１〜第４の定電流トランジスタＴｒ
５．Ｔｒ６．Ｔｒ９．Ｔｒ１１に対して抵抗Ｒ２，ダイ
オードＤＩ、Ｄ２等を共通にしてそれぞれ定電流回路を
構成したが、各定電流回路をそれぞれ別々に構成しても
よい。

［発明の効果］ 以上詳述したように本発明によれば、貫通電流等の大き
なスイッチング電流によるＴＴＬ論理回路における論理
レベルへの影響をなくすとともに、動作マージンを広く
とることができ、しかも、高速動作する半導体回路とす
ることができる優れた効果がある。

【図面の簡単な説明】

第１図は本発明を具体化したレベル変換回路の一実施例
を示す電気回路図、 第２図は従来のレベル変換回路の一例を示す電気回路図
である。 図において、 ＤＩ、Ｄ２はダイオード、 Ｒ２，Ｒ３，Ｒ４，Ｒ５は抵抗、 Ｔｒｉ〜Ｔｒ１１はトランジスタ、 ＶＣＣは高電圧側電源、 Ｖｏは低電圧側電源である。

Claims (1)

1. 【特許請求の範囲】 ベース端子にＥＣＬレベルの論理信号が入力される第１
   のトランジスタ（Ｔｒ１）と、ベース端子に基準電圧が
   入力される第２のトランジスタ（Ｔｒ２）とをエミッタ
   結合した第１のＥＣＬ回路と、 一端が前記第２のトランジスタ（Ｔｒ２）のコレクタ端
   子に接続されかつ他端が定電流回路を構成する第１の定
   電流トランジスタ（Ｔｒ５）を介して低電圧側電源（Ｖ
   ＿Ｅ＿Ｅ）に接続された第１の抵抗（Ｒ３）と、一端が
   前記第１のトランジスタ（Ｔｒ１）のコレクタ端子に接
   続されかつ他端が定電流回路を構成する第２の定電流ト
   ランジスタ（Ｔｒ６）を介して低電圧側電源（Ｖ＿Ｅ＿
   Ｅ）に接続された第２の抵抗（Ｒ４）とからなるレベル
   降下回路と、 高電圧側電源（Ｖ＿Ｃ＿Ｃ）にコレクタ端子が接続され
   前記第１の抵抗（Ｒ３）の出力電圧に基づいて動作する
   第３のトランジスタ（Ｔｒ７）と、高電圧側電源（Ｖ＿
   Ｃ＿Ｃ）に抵抗（Ｒ５）を介してコレクタ端子が接続さ
   れ前記第２の抵抗（Ｒ４）の出力電圧に基づいて動作す
   る第４のトランジスタ（Ｔｒ８）とをエミッタ結合し、
   両エミッタ端子を定電流回路を構成する第３の定電流ト
   ランジスタ（Ｔｒ９）を介して低電圧側電源（Ｖ＿Ｅ＿
   Ｅ）に接続した第２のＥＣＬ回路と、 前記第４のトランジスタ（Ｔｒ８）のコレクタ端子に接
   続されたベース端子を有し、コレクタ端子が高電圧側電
   源（Ｖ＿Ｃ＿Ｃ）に接続されかつエミッタ端子が定電流
   回路を構成する第４の定電流トランジスタ（Ｔｒ１１）
   を介して低電圧側電源（Ｖ＿Ｅ＿Ｅ）に接続された出力
   トランジスタ（Ｔｒ１０）と を設けたことを特徴とする半導体回路。