JPH03191393A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH03191393A JPH03191393A JP1332247A JP33224789A JPH03191393A JP H03191393 A JPH03191393 A JP H03191393A JP 1332247 A JP1332247 A JP 1332247A JP 33224789 A JP33224789 A JP 33224789A JP H03191393 A JPH03191393 A JP H03191393A
- Authority
- JP
- Japan
- Prior art keywords
- display data
- display
- data
- storage area
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 description 63
- 238000000034 method Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、たとえばコンピュータシステムなどで用いら
れる表示装置に関する。
れる表示装置に関する。
〈従来の技術〉
たとえば、コンピュータシステムなどの表示手段として
用いられるCRT (陰極線管)などを用いたラスタ表
示装置では、1枚の画像を構成する1フレ一ム分の各画
素毎の表示データをその表示位置に対応させて記憶した
いわゆるフレームバッファが備えられている。
用いられるCRT (陰極線管)などを用いたラスタ表
示装置では、1枚の画像を構成する1フレ一ム分の各画
素毎の表示データをその表示位置に対応させて記憶した
いわゆるフレームバッファが備えられている。
ところが、たとえばアニメーションなどのように時系列
に従って連続的に変化する画像を表示する場合には、表
示データの演算およびフレームバッファへの表示データ
の書込は垂直ブランキング期間内に終了させることがで
きないので、表示期間中に画像の書込のための時間が必
要となる。また、連続した2枚の画像の表示を切り換え
る場合に、表示データの書込を行う期間には画像を消去
しなければならない。このため、単位時間当たりの画像
の枚数が少なくなって画像を滑らかに変化させることが
できない。
に従って連続的に変化する画像を表示する場合には、表
示データの演算およびフレームバッファへの表示データ
の書込は垂直ブランキング期間内に終了させることがで
きないので、表示期間中に画像の書込のための時間が必
要となる。また、連続した2枚の画像の表示を切り換え
る場合に、表示データの書込を行う期間には画像を消去
しなければならない。このため、単位時間当たりの画像
の枚数が少なくなって画像を滑らかに変化させることが
できない。
このため従来から、フレームバッファの記憶領域を二分
割して各記憶領域をそれぞれバッファとみなし、一方の
バッファから表示データを読み出して表示を行っている
期間に、他方のバッファに次の画像を構成する表示デー
タを書き込むダブルバッファ方式などと称される技術が
用いられている(tコとえばrMemory Desl
gn for Ra5ter(iraphics Di
splays (IEEE Computer Gra
phicsand Apptlcatlon、Vol、
4.No、3.March 1984.第48頁〜第6
5頁)」などに詳述されている。)。すなわち、表示デ
ータの書き込みが終了した時点で、表示データを読み出
すバッファをスイッチし、このようにして表示データの
フレームバッファへの書込時間を見掛は上消除して、単
位時間当たりの画像の枚数を増大させ、これにより画像
を滑らかに変化させるようにしている。
割して各記憶領域をそれぞれバッファとみなし、一方の
バッファから表示データを読み出して表示を行っている
期間に、他方のバッファに次の画像を構成する表示デー
タを書き込むダブルバッファ方式などと称される技術が
用いられている(tコとえばrMemory Desl
gn for Ra5ter(iraphics Di
splays (IEEE Computer Gra
phicsand Apptlcatlon、Vol、
4.No、3.March 1984.第48頁〜第6
5頁)」などに詳述されている。)。すなわち、表示デ
ータの書き込みが終了した時点で、表示データを読み出
すバッファをスイッチし、このようにして表示データの
フレームバッファへの書込時間を見掛は上消除して、単
位時間当たりの画像の枚数を増大させ、これにより画像
を滑らかに変化させるようにしている。
ダブルバッファ方式の実現には一般に2種類の方法が知
られている。すなわち第1は各画素毎のデータをたとえ
ば32ビツトで構成するようにしたフレームバッファを
各画素の深さ方向に二分割して16ビツトずつのブレー
ンとして用いる深さ分離による方法である。この方法で
は、カラールックアップテーブルの更新やデータの書込
/読出の対象のバッファをマルチプレクサなどで切り替
えるようにしてバッファのスイッチが行われる。
られている。すなわち第1は各画素毎のデータをたとえ
ば32ビツトで構成するようにしたフレームバッファを
各画素の深さ方向に二分割して16ビツトずつのブレー
ンとして用いる深さ分離による方法である。この方法で
は、カラールックアップテーブルの更新やデータの書込
/読出の対象のバッファをマルチプレクサなどで切り替
えるようにしてバッファのスイッチが行われる。
第2は1フレームの画像を構成するのに要する記憶領域
の2倍以上の記憶領域を有するフレームバッファを準備
し、このフレームバッファの記憶領域をいわば平面的に
分割して、分割された各記憶領域をそれぞれバッファと
して使用するいわゆるX−Y分離と呼ばれる方法である
。この方法では、表示データの読出/書込対象のバッフ
ァを指定アドレスの変更によってスイッチするのが一般
的である。
の2倍以上の記憶領域を有するフレームバッファを準備
し、このフレームバッファの記憶領域をいわば平面的に
分割して、分割された各記憶領域をそれぞれバッファと
して使用するいわゆるX−Y分離と呼ばれる方法である
。この方法では、表示データの読出/書込対象のバッフ
ァを指定アドレスの変更によってスイッチするのが一般
的である。
深さ分離による方法では、フレームバッファには1フレ
ームの画像を構成することができる記憶領域が要求され
るに過ぎないので、コストの増大を招来することが無い
という利点がある反面、各画素を少ないビットの表示デ
ータで構成することになるため、色の分解能や解像度の
低下を招いたりする場合がある。このため、この方法は
たとえばCA D (Cosputer Aided
Design )などの用途に適した方法である。
ームの画像を構成することができる記憶領域が要求され
るに過ぎないので、コストの増大を招来することが無い
という利点がある反面、各画素を少ないビットの表示デ
ータで構成することになるため、色の分解能や解像度の
低下を招いたりする場合がある。このため、この方法は
たとえばCA D (Cosputer Aided
Design )などの用途に適した方法である。
またX−Y分離では、各画素を構成する表示データのビ
ット数は減少しないので、上記のような色の分解能や解
像度の低下は生じず、したがってアニメーションなどの
表示を良好に行うことができるが、フレームバッファに
は少なくとも1フレームの画像を構成するのに要する記
憶領域の2倍の記憶領域が要求されるのでコスト高とな
る。
ット数は減少しないので、上記のような色の分解能や解
像度の低下は生じず、したがってアニメーションなどの
表示を良好に行うことができるが、フレームバッファに
は少なくとも1フレームの画像を構成するのに要する記
憶領域の2倍の記憶領域が要求されるのでコスト高とな
る。
このように深さ分離とX−Y分離は、それぞれ一長一短
があるので、システムの用途に対応して適宜いずれか一
方が選択される。
があるので、システムの用途に対応して適宜いずれか一
方が選択される。
〈発明が解決しようとする課題〉
フレームバッファは、通常、ビデオRAM (ランダム
・アクセス・メモリ)などと称される集積回路素子によ
り実現されるが、このフレームバッファに対する表示デ
ータの書込は、表示データの変更が必要なアドレスにラ
ンダムにアクセスしながら行われる。たとえば、アニメ
ーションなどのように全画面を連続的に変化させる必要
がある場合には、全表示データの書換えが行われる。
・アクセス・メモリ)などと称される集積回路素子によ
り実現されるが、このフレームバッファに対する表示デ
ータの書込は、表示データの変更が必要なアドレスにラ
ンダムにアクセスしながら行われる。たとえば、アニメ
ーションなどのように全画面を連続的に変化させる必要
がある場合には、全表示データの書換えが行われる。
一方、たとえばメツセージなどを表すキャラクタを全画
面に表示する場合などには、全画面を変化させる必要が
ないので全表示データを書き換える必要はなく、データ
の変更が必要なアドレスの表示データのみが変更される
。もっとも、この場合には、ダブルバッファ方式を適用
する必要はなく、たとえば深さ分離によってダブルバッ
ファ方式を実現する装置では、2つのバッファのビット
深さを合わせて用いて各画素の表示データが記憶される
。
面に表示する場合などには、全画面を変化させる必要が
ないので全表示データを書き換える必要はなく、データ
の変更が必要なアドレスの表示データのみが変更される
。もっとも、この場合には、ダブルバッファ方式を適用
する必要はなく、たとえば深さ分離によってダブルバッ
ファ方式を実現する装置では、2つのバッファのビット
深さを合わせて用いて各画素の表示データが記憶される
。
しかしながら、たとえば第3図図示のようにアニメーシ
ョン(動画)を表示する表示領域Ll内にメツセージな
どを構成するキャラクタを表示(すなわち静止画を表示
)する表示領域L2を嵌め込んだいわゆるマルチウィン
ドウによる表示を行う場合には、表示領域L1に関して
は画像を次々と書き換えることにより画像を滑らかに変
化させる必要があるため、結局ダブルバッファ動作を行
わせる必要がある。この場合に、表示領域L1に対応し
た表示データについては、バッファのスイッチが行われ
る度ごとに全データの書換えが行われる。
ョン(動画)を表示する表示領域Ll内にメツセージな
どを構成するキャラクタを表示(すなわち静止画を表示
)する表示領域L2を嵌め込んだいわゆるマルチウィン
ドウによる表示を行う場合には、表示領域L1に関して
は画像を次々と書き換えることにより画像を滑らかに変
化させる必要があるため、結局ダブルバッファ動作を行
わせる必要がある。この場合に、表示領域L1に対応し
た表示データについては、バッファのスイッチが行われ
る度ごとに全データの書換えが行われる。
一方、表示領域L2に関しては、全データの書換えの必
要は無いので、フレームバッファには書換えの必要なア
ドレスに対応した表示データが与えられるのみで、全領
域に関する表示データが各フレーム毎に与えられるので
はない。このメツセージなどに対応した表示データは、
たとえばパーソナルコンピュータシステムの操作者など
のキー人力操作などに応答して随時フレームバッファに
与えられるのであるが、ダブルバッファ動作時には、い
ずれか一方のバッファに対してのみデータの書込が可能
であるに過ぎず、両方のバッファに対して同時に同一の
データを書き込むことはできない。このため各バッファ
の記憶内容はたとえば第4図(a) 、 (b)にそれ
ぞれ図示する各表示態様に対応したものとなる。この第
4図には、たとえば一方のバッファにrabcJと書き
込んだ時点でバッファのスイッチが行われ、さらに他方
のバッファにrdefJと書き込んだ時点でバッファの
スイッチが行われるような場合が示されている。
要は無いので、フレームバッファには書換えの必要なア
ドレスに対応した表示データが与えられるのみで、全領
域に関する表示データが各フレーム毎に与えられるので
はない。このメツセージなどに対応した表示データは、
たとえばパーソナルコンピュータシステムの操作者など
のキー人力操作などに応答して随時フレームバッファに
与えられるのであるが、ダブルバッファ動作時には、い
ずれか一方のバッファに対してのみデータの書込が可能
であるに過ぎず、両方のバッファに対して同時に同一の
データを書き込むことはできない。このため各バッファ
の記憶内容はたとえば第4図(a) 、 (b)にそれ
ぞれ図示する各表示態様に対応したものとなる。この第
4図には、たとえば一方のバッファにrabcJと書き
込んだ時点でバッファのスイッチが行われ、さらに他方
のバッファにrdefJと書き込んだ時点でバッファの
スイッチが行われるような場合が示されている。
このように、両方のバッファに書き込まれるべきメツセ
ージ「abcdef・・・」が各バッファに分割されて
書き込まれることになる。これにより2つのバッファ間
で表示領域L2に対応した静止画部分のデータの一貫性
が失われてしまい、この結果たとえばスクリーンのイメ
ージを印刷出力したり、またファイルとして保存したり
する場合には、第4図(a) 、 (b)図示の画像の
いずれか一方の画像のみの印刷出力または保存が行われ
ることになり、第3図図示の完全なイメージを出力また
は保存することができない。
ージ「abcdef・・・」が各バッファに分割されて
書き込まれることになる。これにより2つのバッファ間
で表示領域L2に対応した静止画部分のデータの一貫性
が失われてしまい、この結果たとえばスクリーンのイメ
ージを印刷出力したり、またファイルとして保存したり
する場合には、第4図(a) 、 (b)図示の画像の
いずれか一方の画像のみの印刷出力または保存が行われ
ることになり、第3図図示の完全なイメージを出力また
は保存することができない。
しかも、表示データをCRTなどの表示手段に与えるた
めの当該表示データの読出はバッファをスイッチしなが
ら行われるので、第4図(a) 、 (b)図示の画像
がいわば時分割で交互に表示されることによって完成画
像が構成されることになる。しかもバッファのスイッチ
は一方のバッファに対する表示データの書込が終了した
時点で随時行われるので、各画像の表示時間はバッファ
へのデータの書込時間に依存することになる。したがっ
て、2つのバッファに記憶された2枚の画像の表示時間
が必ずしも等しくなるとは限らず、たとえば−方のバッ
ファへの表示データの書込時間が極端に短い場合も考え
られ、この場合には、2枚の画像のうち一方の画像の表
示が良好に行われずに、CRTなどの表示手段の表示面
においてさえも第3図図示の完成画像を良好に表示させ
ることが困難になる場合も生じる。
めの当該表示データの読出はバッファをスイッチしなが
ら行われるので、第4図(a) 、 (b)図示の画像
がいわば時分割で交互に表示されることによって完成画
像が構成されることになる。しかもバッファのスイッチ
は一方のバッファに対する表示データの書込が終了した
時点で随時行われるので、各画像の表示時間はバッファ
へのデータの書込時間に依存することになる。したがっ
て、2つのバッファに記憶された2枚の画像の表示時間
が必ずしも等しくなるとは限らず、たとえば−方のバッ
ファへの表示データの書込時間が極端に短い場合も考え
られ、この場合には、2枚の画像のうち一方の画像の表
示が良好に行われずに、CRTなどの表示手段の表示面
においてさえも第3図図示の完成画像を良好に表示させ
ることが困難になる場合も生じる。
そこで、本発明は、動画と静止画とを同時に表示する場
合に、静止画の表示データの一貫性を保って、たとえば
マルチウィンドウ表示などに良好に対応することができ
るようにした表示装置を提供することを目的とする。
合に、静止画の表示データの一貫性を保って、たとえば
マルチウィンドウ表示などに良好に対応することができ
るようにした表示装置を提供することを目的とする。
く課題を解決するための手段〉
上記の目的を達成するための請求項1記載の表示装置は
、画像を構成する画素毎の表示データを記憶し、任意の
番地を指定して表示データの書込を行うことができる第
1の記憶手段と、画像を構成する画素毎の表示データを
記憶し、記憶した表示データを所定の順序で直列に出力
する第2の記憶手段と、 この第2の記憶手段からの表示データが与えられ、ラス
タ表示を行う表示手段とを備え、前記第1の記憶手段に
書き込んだ表示データを前記表示手段における垂直ブラ
ンキング期間に前記第2の記憶手段に転送するようにし
たものである。
、画像を構成する画素毎の表示データを記憶し、任意の
番地を指定して表示データの書込を行うことができる第
1の記憶手段と、画像を構成する画素毎の表示データを
記憶し、記憶した表示データを所定の順序で直列に出力
する第2の記憶手段と、 この第2の記憶手段からの表示データが与えられ、ラス
タ表示を行う表示手段とを備え、前記第1の記憶手段に
書き込んだ表示データを前記表示手段における垂直ブラ
ンキング期間に前記第2の記憶手段に転送するようにし
たものである。
また請求項2記載の表示装置は、前記第1の記憶手段に
記憶した表示データが所定の単位群毎に並列に与えられ
、この与えられた表示データを前記第2の記憶手段に前
記所定の単位群毎に並列に与えるレジスタを設けたもの
である。
記憶した表示データが所定の単位群毎に並列に与えられ
、この与えられた表示データを前記第2の記憶手段に前
記所定の単位群毎に並列に与えるレジスタを設けたもの
である。
く作用〉
上記の構成によれば、表示手段に表示させるべき画像に
対応した表示データは、第1の記憶手段にその任意の番
地を指定しながら書き込まれ、この書き込まれた表示デ
ータは垂直ブランキング期間に第2の記憶手段に転送さ
れる。この結果、第1の記憶手段および第2の記憶手段
では、表示手段に表示すべき画像に対応した全ての表示
データがそれぞれ記憶されることになるので、たとえ動
画と静止画とを同時に表示する場合であっても、静止画
部分の表示データの一貫性が保たれる。
対応した表示データは、第1の記憶手段にその任意の番
地を指定しながら書き込まれ、この書き込まれた表示デ
ータは垂直ブランキング期間に第2の記憶手段に転送さ
れる。この結果、第1の記憶手段および第2の記憶手段
では、表示手段に表示すべき画像に対応した全ての表示
データがそれぞれ記憶されることになるので、たとえ動
画と静止画とを同時に表示する場合であっても、静止画
部分の表示データの一貫性が保たれる。
なお、第1の記憶手段からの表示データを所定の単位群
ずつ並列に保持することができるレジスタを設け、この
レジスタから前記所定の単位群毎のデータを並列に第2
の記憶手段に与えるようにすれば、垂直ブランキング期
間内における第1゜第2の記憶手段間の全表示データの
転送が可能である。
ずつ並列に保持することができるレジスタを設け、この
レジスタから前記所定の単位群毎のデータを並列に第2
の記憶手段に与えるようにすれば、垂直ブランキング期
間内における第1゜第2の記憶手段間の全表示データの
転送が可能である。
〈実施例〉
以下実施例を示す添付図面によって詳細に説明する。
第1図はこの発明の一実施例の表示装置の基本的な構成
を示すブロック図である。この表示装置は、CPU (
中央処理装置)や描画プロセッサなどから与えられる表
示データに対応した画像を、たとえばCRT (陰極線
管)などのラスタ表示を行う表示手段1に表示出力させ
るためのもので、この表示手段1に表示される画像を構
成する各画素に対応した表示データを記憶するフレーム
バッファ2を備えている。このフレームバッファ2への
表示データの書込は、メモリ制御回路3の制御の下に行
われ、このメモリ制御回路3はライン4からフレームバ
ッファ2ヘアドレス信号を与え、これによるアドレス指
定の後に、ライン5に表示データを導出する。またライ
ン6からはフレームバッファ2の内部でのデータ転送な
どを制御するための制御信号が与えられる。メモリ制御
回路3はまたフレームバッファ2内の表示データを読み
出すこともでき、読み出した表示データを前記画像プロ
セッサなどに与える機能をも有している。
を示すブロック図である。この表示装置は、CPU (
中央処理装置)や描画プロセッサなどから与えられる表
示データに対応した画像を、たとえばCRT (陰極線
管)などのラスタ表示を行う表示手段1に表示出力させ
るためのもので、この表示手段1に表示される画像を構
成する各画素に対応した表示データを記憶するフレーム
バッファ2を備えている。このフレームバッファ2への
表示データの書込は、メモリ制御回路3の制御の下に行
われ、このメモリ制御回路3はライン4からフレームバ
ッファ2ヘアドレス信号を与え、これによるアドレス指
定の後に、ライン5に表示データを導出する。またライ
ン6からはフレームバッファ2の内部でのデータ転送な
どを制御するための制御信号が与えられる。メモリ制御
回路3はまたフレームバッファ2内の表示データを読み
出すこともでき、読み出した表示データを前記画像プロ
セッサなどに与える機能をも有している。
フレームバッファ2は、ビデオタイミング発生回路7か
らのクロック信号CKに基づいて、記憶した表示データ
をたとえばアドレスに準じた所定の順序でシリアルに出
力する。出力された表示データはディジタル/アナログ
変換器8(以下「D/A変換器8」という。)でアナロ
グ信号に変換された後に表示手段1に与えられる。ビデ
オタイミング発生回路7は、ライン9からメモリ制御回
路3に同期信号を与え、またライン10からD/A変換
器8に動作クロック信号を供給している。
らのクロック信号CKに基づいて、記憶した表示データ
をたとえばアドレスに準じた所定の順序でシリアルに出
力する。出力された表示データはディジタル/アナログ
変換器8(以下「D/A変換器8」という。)でアナロ
グ信号に変換された後に表示手段1に与えられる。ビデ
オタイミング発生回路7は、ライン9からメモリ制御回
路3に同期信号を与え、またライン10からD/A変換
器8に動作クロック信号を供給している。
このようにして、ビデオタイミング発生回路7からの各
信号により、フレームバッファ2に対する表示データの
書込/読出、および表示手段1におけるラスタ表示の相
互の同期がとられる。
信号により、フレームバッファ2に対する表示データの
書込/読出、および表示手段1におけるラスタ表示の相
互の同期がとられる。
第2図はフレームバッファ2の内部構成を示すブロック
図である。フレームバッファ2は、たとえばビデオRA
M (ランダム・アクセス・メモリ)などと称される集
積回路素子によって実現され、表示データを記憶する記
憶部21と、この記憶部21からの表示データをたとえ
ば表示手段1における水平走査方向に整列する1行(1
カラム)の画素群に対応した表示データ(以下、このよ
うなデータ群を「1力ラム分の表示データ」などという
。)を単位群として並列に保持することができるシフト
レジスタ22とを有している。そして、記憶部21はそ
の記憶領域が、ランダムアクセス可能な第1の記憶手段
として機能する第1の記憶領域21Aと、記憶した表示
データが1力ラム分ずつアドレスに従った順序で順にシ
フトレジスタ22に並列に与えられる第2の記憶領域2
1Bとから構成されている。たとえば、記憶部21にお
ける第1番目のカラムC1から第n番目のカラムCまで
が第1の記憶領域21Aであり、第(n+1)番目のカ
ラムCから第2n番目のカラi1 ムC2nまでが第2の記憶領域21Bである。
図である。フレームバッファ2は、たとえばビデオRA
M (ランダム・アクセス・メモリ)などと称される集
積回路素子によって実現され、表示データを記憶する記
憶部21と、この記憶部21からの表示データをたとえ
ば表示手段1における水平走査方向に整列する1行(1
カラム)の画素群に対応した表示データ(以下、このよ
うなデータ群を「1力ラム分の表示データ」などという
。)を単位群として並列に保持することができるシフト
レジスタ22とを有している。そして、記憶部21はそ
の記憶領域が、ランダムアクセス可能な第1の記憶手段
として機能する第1の記憶領域21Aと、記憶した表示
データが1力ラム分ずつアドレスに従った順序で順にシ
フトレジスタ22に並列に与えられる第2の記憶領域2
1Bとから構成されている。たとえば、記憶部21にお
ける第1番目のカラムC1から第n番目のカラムCまで
が第1の記憶領域21Aであり、第(n+1)番目のカ
ラムCから第2n番目のカラi1 ムC2nまでが第2の記憶領域21Bである。
第2の記憶領域21Bからシフトレジスタ22に入力さ
れた表示データは、ビデオタイミング発生回路7からの
クロック信号CKに基づいてシリアルに出力されるよう
になっており、このようにして本実施例では前記第2の
記憶領域21Bおよびシフトレジスタ22を含んで第2
の記憶手段が構成されている。シフトレジスタ22と記
憶部21との間の任意の1力ラム分の表示データ毎の転
送は、記憶領域21Aとシフトレジスタ22との間でも
可能である。このようなフレームバッファ2内における
データの転送はメモリ制御回路3がらライン6を介する
制御信号を契機として行われる。
れた表示データは、ビデオタイミング発生回路7からの
クロック信号CKに基づいてシリアルに出力されるよう
になっており、このようにして本実施例では前記第2の
記憶領域21Bおよびシフトレジスタ22を含んで第2
の記憶手段が構成されている。シフトレジスタ22と記
憶部21との間の任意の1力ラム分の表示データ毎の転
送は、記憶領域21Aとシフトレジスタ22との間でも
可能である。このようなフレームバッファ2内における
データの転送はメモリ制御回路3がらライン6を介する
制御信号を契機として行われる。
このような構成によって、第2の記憶領域21Bからの
表示データがD/A変換器8を介して表示手段1に与え
られている期間(こ、メモリ制御回路3は第1の記憶領
域21Aにランダムアクセスして次の画像を構成する表
示データを書き込んでいく。そして、表示手段lにおけ
る垂直ブランキング期間には、ビデオタイミング発生回
路7からのクロック信号CKの供給が停止され、一方メ
モリ制御回路3からの制御信号によって記憶領域21A
の記憶データが1力ラム分ずつシフトレジスタ22に転
送され、さらにこのシフトレジスタから記憶領域21B
の対応する記憶領域に転送される。すなわち、たとえば
記憶領域21Aにおける第1番目のカラムCIの表示デ
ータがシフトレジスタ22に一旦記憶された後に、記憶
領域21Bの対応する第j番目(たとえばj−n+i)
のカラムCjに転送される。このような転送動作が、記
憶領域21Aの第1番目のカラムc1がら順に、表示手
段1の表示領域のたとえば最下方に位置するカラムに対
応した第n番目のカラムCまで行われる。この結果、記
憶領域21Bのカラムcn+1〜C2□に記憶領域21
Aの表示データが複写されることになる。このような記
憶領域21Aがら記憶領域21Bへの表示データの転送
は垂直ブランキング期間内に完了させられる。
表示データがD/A変換器8を介して表示手段1に与え
られている期間(こ、メモリ制御回路3は第1の記憶領
域21Aにランダムアクセスして次の画像を構成する表
示データを書き込んでいく。そして、表示手段lにおけ
る垂直ブランキング期間には、ビデオタイミング発生回
路7からのクロック信号CKの供給が停止され、一方メ
モリ制御回路3からの制御信号によって記憶領域21A
の記憶データが1力ラム分ずつシフトレジスタ22に転
送され、さらにこのシフトレジスタから記憶領域21B
の対応する記憶領域に転送される。すなわち、たとえば
記憶領域21Aにおける第1番目のカラムCIの表示デ
ータがシフトレジスタ22に一旦記憶された後に、記憶
領域21Bの対応する第j番目(たとえばj−n+i)
のカラムCjに転送される。このような転送動作が、記
憶領域21Aの第1番目のカラムc1がら順に、表示手
段1の表示領域のたとえば最下方に位置するカラムに対
応した第n番目のカラムCまで行われる。この結果、記
憶領域21Bのカラムcn+1〜C2□に記憶領域21
Aの表示データが複写されることになる。このような記
憶領域21Aがら記憶領域21Bへの表示データの転送
は垂直ブランキング期間内に完了させられる。
通常、8777間における表示データの複写は、ビデオ
RAMのランダムアクセスポートがらデータを読み出し
、この読み出したデータを他のバッファに書き込むよう
にして行われる。この場合にデータ転送に要する時間T
Pは、 −Y TP鞠 ・R・・・(1) と表される。ただし、上記第1式において、X。
RAMのランダムアクセスポートがらデータを読み出し
、この読み出したデータを他のバッファに書き込むよう
にして行われる。この場合にデータ転送に要する時間T
Pは、 −Y TP鞠 ・R・・・(1) と表される。ただし、上記第1式において、X。
Yはそれぞれ表示手段における水平、垂直方向に配列さ
れる画素数であり、Rは1回のデータの読出および書込
に要する時間である。また、Nは1回の読出/書込によ
り処理される画素数である。
れる画素数であり、Rは1回のデータの読出および書込
に要する時間である。また、Nは1回の読出/書込によ
り処理される画素数である。
たとえば、
X −Y−1000・・・(2)
R= 100 (nsec) −(3)N
−4・・・(4) の場合には、 T P = 25 (ssec) −
(5)となる。しかし、いわゆるノンインタレース式の
CRTにおいてたとえば垂直同期周波数を60 Hzs
水平同期周波数を64 k fezとした場合には、垂
直ブランキング期間が500μsec程度である。した
がってこのようなCRTを表示手段1として適用する場
合には、上記のようなランダムアクセスによる表示デー
タの複写では、垂直ブランキング期間内に、第1の記憶
領域21Aに記憶した表示データの全部の転送を完了さ
せることができない。
−4・・・(4) の場合には、 T P = 25 (ssec) −
(5)となる。しかし、いわゆるノンインタレース式の
CRTにおいてたとえば垂直同期周波数を60 Hzs
水平同期周波数を64 k fezとした場合には、垂
直ブランキング期間が500μsec程度である。した
がってこのようなCRTを表示手段1として適用する場
合には、上記のようなランダムアクセスによる表示デー
タの複写では、垂直ブランキング期間内に、第1の記憶
領域21Aに記憶した表示データの全部の転送を完了さ
せることができない。
一方、バッファ間の表示データの転送は、ビデオRAM
のシリアルポートを介するシリアル転送によっても行う
ことができ、この場合に要する時間TSは、 X @ Y TS−m−嫌S ・・・ (6)と表さ
れる。ただし、Sは1回のシリアルデータの読出および
書込に要する時間であり、現在使用されているビデオR
AMでは25 msec程度である。
のシリアルポートを介するシリアル転送によっても行う
ことができ、この場合に要する時間TSは、 X @ Y TS−m−嫌S ・・・ (6)と表さ
れる。ただし、Sは1回のシリアルデータの読出および
書込に要する時間であり、現在使用されているビデオR
AMでは25 msec程度である。
上記第2式〜第4式の条件を課すと、
TS−6(msec) −(7)とな
るが、この場合にも垂直ブランキング期間内に表示デー
タの全部の転送を完了させることはできない。
るが、この場合にも垂直ブランキング期間内に表示デー
タの全部の転送を完了させることはできない。
そこで、この実施例では表示データのシリアル出力のた
めのシフトレジスタ22を第1.第2の記憶領域21A
、21B間のデータ転送のために用い、このシフトレジ
スタ22と記憶部21との間の1力ラム分の表示データ
を単位とした相互のデータ転送により第1.第2の記憶
領域21A。
めのシフトレジスタ22を第1.第2の記憶領域21A
、21B間のデータ転送のために用い、このシフトレジ
スタ22と記憶部21との間の1力ラム分の表示データ
を単位とした相互のデータ転送により第1.第2の記憶
領域21A。
21B間の高速なデータ転送を行うようにしている。こ
の場合には、ビデオRAMのカラム数をCとし、Dを1
力ラム分の表示データの続出および書込に要する時間と
すると、表示データの転送に要する全時間TDは、 TD−C−D ・・・(8)とな
る。時間りは、 D=250 (nsec) −(9)程
度であるので、たとえば、 C−500・・・(10) とすると、 TD −125Cu5ec ) −(If
)となる。C−1,000とした場合であっても、TD
−250(usec ) −(I2)となる
に過ぎず、したがって上記の垂直ブランキング期間(5
00μsec )内に全表示データの転送を完了させる
ことができる。
の場合には、ビデオRAMのカラム数をCとし、Dを1
力ラム分の表示データの続出および書込に要する時間と
すると、表示データの転送に要する全時間TDは、 TD−C−D ・・・(8)とな
る。時間りは、 D=250 (nsec) −(9)程
度であるので、たとえば、 C−500・・・(10) とすると、 TD −125Cu5ec ) −(If
)となる。C−1,000とした場合であっても、TD
−250(usec ) −(I2)となる
に過ぎず、したがって上記の垂直ブランキング期間(5
00μsec )内に全表示データの転送を完了させる
ことができる。
上述したような本実施例の表示装置では、表示手段1に
表示すべき画像に対応した表示データはすべてフレーム
バッファ2内の記憶部21の第1の記憶領域21Aに書
き込まれる。そして、この第1の記憶領域21Aに書き
込まれた表示データが第2の記憶領域21Bに複写され
、この複写の後には次の画像の表示データが第1の記憶
領域21Aに書き込まれる。したがって、たとえ前述の
第3図に示されたいわゆるマルチウィンドウ表示を行う
場合であっても、第1の記憶領域21Aには必ず表示す
べき表示データの全てが書き込まれることになる。
表示すべき画像に対応した表示データはすべてフレーム
バッファ2内の記憶部21の第1の記憶領域21Aに書
き込まれる。そして、この第1の記憶領域21Aに書き
込まれた表示データが第2の記憶領域21Bに複写され
、この複写の後には次の画像の表示データが第1の記憶
領域21Aに書き込まれる。したがって、たとえ前述の
第3図に示されたいわゆるマルチウィンドウ表示を行う
場合であっても、第1の記憶領域21Aには必ず表示す
べき表示データの全てが書き込まれることになる。
たとえば、第3図に示されたようなマルチウィンドウ表
示を行う場合には、第1の記憶領域21A内のアニメー
ション(動画)の表示が行われる表示領域L1に対応し
た記憶領域に関するデータは全て書き換えが必要であり
、表示領域L2(静止画が表示される領域)に対応した
記憶領域に関してはキャラクタなどを新たに表示させた
り(または表示されたキャラクタを消去したり)する場
合に、必要な記憶領域に関するデータの書換えのみが行
われる。この場合にデータの書換えは必ず第1の記憶領
域21Aに対して行われるので、この第1の記憶領域2
1Aにおいて表示領域L2に対応した記憶領域には過去
の描画結果を全て反映した表示データが記憶されること
になる。この第1の記憶領域21Aの記憶データが複写
される第2の記憶領域21Bでも事情は同じである。こ
のようにして、マルチウィンドウ表示を行う場合にも、
静止画部分の表示データの一貫性が確保される。
示を行う場合には、第1の記憶領域21A内のアニメー
ション(動画)の表示が行われる表示領域L1に対応し
た記憶領域に関するデータは全て書き換えが必要であり
、表示領域L2(静止画が表示される領域)に対応した
記憶領域に関してはキャラクタなどを新たに表示させた
り(または表示されたキャラクタを消去したり)する場
合に、必要な記憶領域に関するデータの書換えのみが行
われる。この場合にデータの書換えは必ず第1の記憶領
域21Aに対して行われるので、この第1の記憶領域2
1Aにおいて表示領域L2に対応した記憶領域には過去
の描画結果を全て反映した表示データが記憶されること
になる。この第1の記憶領域21Aの記憶データが複写
される第2の記憶領域21Bでも事情は同じである。こ
のようにして、マルチウィンドウ表示を行う場合にも、
静止画部分の表示データの一貫性が確保される。
このように表示すべき画像に対応した表示データの全て
が第2の記憶領域21Bに与えられることにより、表示
手段1では必要なキャラクタおよび画像の表示が確実に
しかも良好に行われるようになる。また、フレームバッ
ファ2内の表示データを読み出して、スクリーンのイメ
ージを印刷出力したリファイルとして保存したりする場
合にも、スクリーンのイメージを構成する全データを印
刷し、また保存することができる。
が第2の記憶領域21Bに与えられることにより、表示
手段1では必要なキャラクタおよび画像の表示が確実に
しかも良好に行われるようになる。また、フレームバッ
ファ2内の表示データを読み出して、スクリーンのイメ
ージを印刷出力したリファイルとして保存したりする場
合にも、スクリーンのイメージを構成する全データを印
刷し、また保存することができる。
なお、本発明は上述の実施例の構成に限定されるもので
はなく、たとえばCRT以外の任意の表示手段が適用さ
れてもよい。また、前述の実施例では、フレームバッフ
ァ2内の記憶部21の記憶領域を二分割して第1.第2
の記憶手段をそれぞれ構成するようにしたが、第1.第
2の記憶手段を各別のハードウェア構成としてもよい。
はなく、たとえばCRT以外の任意の表示手段が適用さ
れてもよい。また、前述の実施例では、フレームバッフ
ァ2内の記憶部21の記憶領域を二分割して第1.第2
の記憶手段をそれぞれ構成するようにしたが、第1.第
2の記憶手段を各別のハードウェア構成としてもよい。
その池水発明の要旨を変更しない範囲内において、種々
の設計変更を施すことが可能である。
の設計変更を施すことが可能である。
〈発明の効果〉
以上のように本発明の表示装置によれば、第1の記憶手
段および第2の記憶手段には、表示手段に表示すべき画
像を構成する表示データの全てがそれぞれに記憶される
ことになるので、たとえばいわゆるマルチウィンドウ表
示を行って動画と静止画とを同時に表示する場合にも、
動画の表示と静止画の表示とが両方とも良好に行われる
ようになる。すなわち、従来のように、2つのバッファ
に記憶された画像のいずれかが見えにくくなるなどとい
う不具合は生じない。さらに、第1.第2の記憶手段に
表示手段に表示すべき画像に対応した全表示データがそ
れぞれ記憶される結果、静止画のデータの一貫性が確保
され、これにより画像のイメージを印刷出力させたり、
ファイルとして保存したりする場合に完全な画像を印刷
または保存することができる。
段および第2の記憶手段には、表示手段に表示すべき画
像を構成する表示データの全てがそれぞれに記憶される
ことになるので、たとえばいわゆるマルチウィンドウ表
示を行って動画と静止画とを同時に表示する場合にも、
動画の表示と静止画の表示とが両方とも良好に行われる
ようになる。すなわち、従来のように、2つのバッファ
に記憶された画像のいずれかが見えにくくなるなどとい
う不具合は生じない。さらに、第1.第2の記憶手段に
表示手段に表示すべき画像に対応した全表示データがそ
れぞれ記憶される結果、静止画のデータの一貫性が確保
され、これにより画像のイメージを印刷出力させたり、
ファイルとして保存したりする場合に完全な画像を印刷
または保存することができる。
第1図は本発明の一実施例の表示装置の基本的な構成を
示すブロック図、 第2図はフレームバッファ2の内部構成を示すブロック
図、 第3図はマルチウィンドウによる表示態様を示す図、 第4図はマルチウィンドウによる表示を行う場合の各バ
ッファの記憶内容に対応した表示態様を示す図である。
示すブロック図、 第2図はフレームバッファ2の内部構成を示すブロック
図、 第3図はマルチウィンドウによる表示態様を示す図、 第4図はマルチウィンドウによる表示を行う場合の各バ
ッファの記憶内容に対応した表示態様を示す図である。
Claims (1)
- 【特許請求の範囲】 1、画像を構成する画素毎の表示データを記憶し、任意
の番地を指定して表示データの書込を行うことができる
第1の記憶手段と、 画像を構成する画素毎の表示データを記憶 し、記憶した表示データを所定の順序で直列に出力する
第2の記憶手段と、 この第2の記憶手段からの表示データが与 えられ、ラスタ表示を行う表示手段とを備え、前記第1
の記憶手段に書き込んだ表示デー タを前記表示手段における垂直ブランキング期間に前記
第2の記憶手段に転送するようにしたことを特徴とする
表示装置。 2、前記第1の記憶手段に記憶した表示データが所定の
単位群毎に並列に与えられ、この与えられた表示データ
を前記第2の記憶手段に前記所定の単位群毎に並列に与
えるレジスタを有することを特徴とする請求項1記載の
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332247A JPH03191393A (ja) | 1989-12-20 | 1989-12-20 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332247A JPH03191393A (ja) | 1989-12-20 | 1989-12-20 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191393A true JPH03191393A (ja) | 1991-08-21 |
Family
ID=18252818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332247A Pending JPH03191393A (ja) | 1989-12-20 | 1989-12-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191393A (ja) |
-
1989
- 1989-12-20 JP JP1332247A patent/JPH03191393A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167116B1 (ko) | 변형가능한 디스플레이 메모리 제공방법 및 장치 | |
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| US5959638A (en) | Method and apparatus for constructing a frame buffer with a fast copy means | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| EP0279227B1 (en) | Raster display vector generator | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| EP0216886B1 (en) | Video display apparatus | |
| JPH08211849A (ja) | 表示制御装置 | |
| JPH03191393A (ja) | 表示装置 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| EP0229986B1 (en) | Cursor circuit for a dual port memory | |
| JP2907630B2 (ja) | フレームメモリ制御装置 | |
| JPH08202310A (ja) | 画面駆動回路 | |
| JP2934277B2 (ja) | 表示制御装置及び表示制御方法 | |
| JPS6032088A (ja) | Crt表示端末装置 | |
| JP3264520B2 (ja) | 表示制御装置 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPS61226794A (ja) | 走査型表示装置の任意パタ−ン嵌込表示方式 | |
| KR830000266B1 (ko) | 표시제어 장치 | |
| JPH036510B2 (ja) | ||
| JPH05308569A (ja) | 画像合成装置 | |
| JPH043119A (ja) | 表示制御装置 | |
| JPH01297698A (ja) | 表示画面合成回路 | |
| JPH01246630A (ja) | データアクセス装置 | |
| JPH0415689A (ja) | 画像表示回路 |