JPH03191426A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03191426A JPH03191426A JP33174889A JP33174889A JPH03191426A JP H03191426 A JPH03191426 A JP H03191426A JP 33174889 A JP33174889 A JP 33174889A JP 33174889 A JP33174889 A JP 33174889A JP H03191426 A JPH03191426 A JP H03191426A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- stack
- function
- data
- func3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
二の発明は、高級言語向けのスタック制御を行うデータ
処理装置に関するものである。
処理装置に関するものである。
第５図は従来のデータ処理装置の構成を示すブロック図
であり、図において、１は各種演算、制御等を行う中央
演算処理装置（以下、ＣＰＵという）、２は前記ＣＰＵ
Ｉがスタックメモリ内の使用位置を記憶するためのス
タックレジスタ、３は前記ＣＰＵの各種演算に必要なプ
ログラムコード及びデータを格納するコードデータメモ
リ、４は前記スタックレジスタ２によって読出しポイン
トをＬ Ｉ Ｆ Ｏ（ｌａｓｔ−ｉｎ ｆｉｒｓｔ−ｏ
ｕｔ）で制御され、プログラムコード実行時の引数デー
タやプログラムローカルデータを格納するスタックメモ
リである。 次に動作について説明する。 ここでは、ＣＰＵＩが実行する高級言語レベルのソース
プログラムを第７図（ａ）とし、記号＠Ａは変数Ａのデ
ータを格納するポインタを示す。また、各関数は以下の
入出力関係を持っていることとする。 ■ｆｕｎｃ ｌ入カニ４つのポインタ人力。内３つのポ
インタはｆｕｎｃ １の入力デー タを持つポインタで、残る１つ のポインタは、３つのポインタ 入力で得られる結果を返す場所 を指定するものである。 出カニ結果を返すポインタにより指定 される場所にｆｕｎｃ ｌによる演 算結果を返す。又、第１引数の 変数ポインタにも演算結果を返 す。 ■ｆｕｎｃ ３人カニ２つのポインタ。内１つのポイｆ
ｕｎｃ ４ ンタは結果を返す場所を指定する
ポインタである。 出カニ結果を返すポインタにより指定 される場所にｆｕｎｃ ３又はｆｕｎｃ４の結果をそれ
ぞれ返すととも に、そのポインタを型付関数の 結果として返す。例えば、前記 型付関数ｆｕｎｃ ３の出力である ポインタは、そのままｆｕｎｃ ２ の第１及び第２引数として入力 される。 ■ｆｕｎｃ ２ 引数の数が３つであることを除いて
ｆｕｎｃ ３及びｆｕｎｃ ４等と同様の入出力関係を
持っている。 また、第７図（ａ）でｒＬＱＡ （ＸＸＸ）Ｊと示しで
ある結果を返すポインタを仮想レジスタ５という。この
仮想レジスタ５は第６図に示すように、様々なフォーマ
ットの結果を格納するため任意の最大値ｎバイトの大き
さを持つ複数のレジスタから構成され、関数の結果格納
エリアとして使用される。関数がリエントラントな場合
は関数から復帰後、この関数内のローカルデータは解放
されるので、この仮想レジスタに保持しておく必要があ
るからである。また、ｒ＠ＬＱＡ （０）Ｊのように関
数の結果を返す位置をポインタとして入力するのは関数
の結果を格納するデータサイズを任意の最大値ｎバイト
にするためである。 以上のようなソースプログラムにより、ＣＰＵ１が実際
に実行するプログラムコードはコンパイラ等の言語処理
により第７図［有］）のように生成される。次にこの第
７図（ｂ）に示すプログラムコードを実行する際のスタ
ックメモリ４の動作を第８図及び第９図を用いて説明す
る。まず、スタックレジスタ２を構成するスタックセグ
メント（以下、ＳＳという）及びスタックポインタ（以
下、ＳＰという）は所定の値Ｐ、Ｑに初期化されている
ものとする。 一行目の命令Ｐ ＩＪ Ｓ Ｈ＠Ａにより変数へのポイ
ンタをスタックメモリ４０Ｐ：Ｑの位置に格納し、ＳＰ
、をＳＰ、に更新する。このようにプログラムコード（
第７図（ｂ））の３行目まで実行したスタックメモリ４
の状態が第８図であり、スタックレジスタ２はＳＳ：Ｓ
Ｐ３を指すこととなる（同時に仮想メモリ５に格納する
）。さらに４行目の命令ＣＡＬＬｆｕｎｃ３を実行し、
関数にエントリした直後のスタックメモリ４の状態は第
９図における（ａ）の状態となり、関数ｆｕｎｃ ３の
リターンポインタがスタックメモリ４に格納される。
ｆｕｎｃ ３が実行され、この関数からｒｅｔ（リター
ン）するときのスタックメモリ４の状態は同図における
０））の状態であり、ｆｕｎｃ Ｓ用の引数としてスタ
ックメモリ４上に格納された＠Ｂ、＠ＬＱＡ （０）が
解放され、スタックレジスタ２はＳＳ：ＳＰ、を指す。 続いてｆｕｎｃ ３の結果は次の間数ｆｕｒｒｃ２の引
数となるため、５行目でｆｕｎｃ ３の結果をスタック
メモリ４に格納し、同時にスタックレジスタ２をＳＳ：
ＳＰｚに更新する。このように、まずｆｕｎｃ ３関数
が評価されるが、プログラムコードの６行目から最後の
１８８行目でも、ｆｕｎｃ ３と同様の動作で評価され
ていき、最終的にｆｕｎｃ １により実行された結果は
仮想レジスタ５の＠ＬＱＡ（０）に格納され、ＳＳは全
て解放されて元の値ＳＳ：ＳＰＯ（Ｐ：Ｑ）に戻される
こととなる。
であり、図において、１は各種演算、制御等を行う中央
演算処理装置（以下、ＣＰＵという）、２は前記ＣＰＵ
Ｉがスタックメモリ内の使用位置を記憶するためのス
タックレジスタ、３は前記ＣＰＵの各種演算に必要なプ
ログラムコード及びデータを格納するコードデータメモ
リ、４は前記スタックレジスタ２によって読出しポイン
トをＬ Ｉ Ｆ Ｏ（ｌａｓｔ−ｉｎ ｆｉｒｓｔ−ｏ
ｕｔ）で制御され、プログラムコード実行時の引数デー
タやプログラムローカルデータを格納するスタックメモ
リである。 次に動作について説明する。 ここでは、ＣＰＵＩが実行する高級言語レベルのソース
プログラムを第７図（ａ）とし、記号＠Ａは変数Ａのデ
ータを格納するポインタを示す。また、各関数は以下の
入出力関係を持っていることとする。 ■ｆｕｎｃ ｌ入カニ４つのポインタ人力。内３つのポ
インタはｆｕｎｃ １の入力デー タを持つポインタで、残る１つ のポインタは、３つのポインタ 入力で得られる結果を返す場所 を指定するものである。 出カニ結果を返すポインタにより指定 される場所にｆｕｎｃ ｌによる演 算結果を返す。又、第１引数の 変数ポインタにも演算結果を返 す。 ■ｆｕｎｃ ３人カニ２つのポインタ。内１つのポイｆ
ｕｎｃ ４ ンタは結果を返す場所を指定する
ポインタである。 出カニ結果を返すポインタにより指定 される場所にｆｕｎｃ ３又はｆｕｎｃ４の結果をそれ
ぞれ返すととも に、そのポインタを型付関数の 結果として返す。例えば、前記 型付関数ｆｕｎｃ ３の出力である ポインタは、そのままｆｕｎｃ ２ の第１及び第２引数として入力 される。 ■ｆｕｎｃ ２ 引数の数が３つであることを除いて
ｆｕｎｃ ３及びｆｕｎｃ ４等と同様の入出力関係を
持っている。 また、第７図（ａ）でｒＬＱＡ （ＸＸＸ）Ｊと示しで
ある結果を返すポインタを仮想レジスタ５という。この
仮想レジスタ５は第６図に示すように、様々なフォーマ
ットの結果を格納するため任意の最大値ｎバイトの大き
さを持つ複数のレジスタから構成され、関数の結果格納
エリアとして使用される。関数がリエントラントな場合
は関数から復帰後、この関数内のローカルデータは解放
されるので、この仮想レジスタに保持しておく必要があ
るからである。また、ｒ＠ＬＱＡ （０）Ｊのように関
数の結果を返す位置をポインタとして入力するのは関数
の結果を格納するデータサイズを任意の最大値ｎバイト
にするためである。 以上のようなソースプログラムにより、ＣＰＵ１が実際
に実行するプログラムコードはコンパイラ等の言語処理
により第７図［有］）のように生成される。次にこの第
７図（ｂ）に示すプログラムコードを実行する際のスタ
ックメモリ４の動作を第８図及び第９図を用いて説明す
る。まず、スタックレジスタ２を構成するスタックセグ
メント（以下、ＳＳという）及びスタックポインタ（以
下、ＳＰという）は所定の値Ｐ、Ｑに初期化されている
ものとする。 一行目の命令Ｐ ＩＪ Ｓ Ｈ＠Ａにより変数へのポイ
ンタをスタックメモリ４０Ｐ：Ｑの位置に格納し、ＳＰ
、をＳＰ、に更新する。このようにプログラムコード（
第７図（ｂ））の３行目まで実行したスタックメモリ４
の状態が第８図であり、スタックレジスタ２はＳＳ：Ｓ
Ｐ３を指すこととなる（同時に仮想メモリ５に格納する
）。さらに４行目の命令ＣＡＬＬｆｕｎｃ３を実行し、
関数にエントリした直後のスタックメモリ４の状態は第
９図における（ａ）の状態となり、関数ｆｕｎｃ ３の
リターンポインタがスタックメモリ４に格納される。
ｆｕｎｃ ３が実行され、この関数からｒｅｔ（リター
ン）するときのスタックメモリ４の状態は同図における
０））の状態であり、ｆｕｎｃ Ｓ用の引数としてスタ
ックメモリ４上に格納された＠Ｂ、＠ＬＱＡ （０）が
解放され、スタックレジスタ２はＳＳ：ＳＰ、を指す。 続いてｆｕｎｃ ３の結果は次の間数ｆｕｒｒｃ２の引
数となるため、５行目でｆｕｎｃ ３の結果をスタック
メモリ４に格納し、同時にスタックレジスタ２をＳＳ：
ＳＰｚに更新する。このように、まずｆｕｎｃ ３関数
が評価されるが、プログラムコードの６行目から最後の
１８８行目でも、ｆｕｎｃ ３と同様の動作で評価され
ていき、最終的にｆｕｎｃ １により実行された結果は
仮想レジスタ５の＠ＬＱＡ（０）に格納され、ＳＳは全
て解放されて元の値ＳＳ：ＳＰＯ（Ｐ：Ｑ）に戻される
こととなる。
従来のデータ処理装置は以上のように構成されているの
で、関数の結果を返すのに必要な仮想レジスタ内の使用
位置をソースプログラムレベルで決定する必要があり、
ソースプログラム自体が複雑となり、これらのソースプ
ログラムを自動生成する言語変換等の言語処理も複雑と
なる。また、生成されるプログラムコードの容量も大き
くなり、実行速度も遅くなるなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、関数の結果を返す格納エリア内の使用位置をＣ
ＰＵが自動的に決定できるデータ処理装置を得ることを
目的とする。
で、関数の結果を返すのに必要な仮想レジスタ内の使用
位置をソースプログラムレベルで決定する必要があり、
ソースプログラム自体が複雑となり、これらのソースプ
ログラムを自動生成する言語変換等の言語処理も複雑と
なる。また、生成されるプログラムコードの容量も大き
くなり、実行速度も遅くなるなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、関数の結果を返す格納エリア内の使用位置をＣ
ＰＵが自動的に決定できるデータ処理装置を得ることを
目的とする。
この発明に係るデータ処理装置は、コードデータメモリ
に格納されたプログラムコードを実行する際に必要な引
数データ及びプログラムローカルデータを格納するファ
ンクションスタックメモリと、このプログラムコードの
実行結果（関数結果）を格納するデータスタックメモリ
と、前記ファンクションスタックメモリに返す実行結果
を格納するデータスタックメモリへのポインタ指示の存
在情報を格納するスタックタグメモリと、前記ファンク
ションスタックメモリ及びデータスタックメモリを管理
するための第１及び第２のスタックレジスタを備えたも
のである。
に格納されたプログラムコードを実行する際に必要な引
数データ及びプログラムローカルデータを格納するファ
ンクションスタックメモリと、このプログラムコードの
実行結果（関数結果）を格納するデータスタックメモリ
と、前記ファンクションスタックメモリに返す実行結果
を格納するデータスタックメモリへのポインタ指示の存
在情報を格納するスタックタグメモリと、前記ファンク
ションスタックメモリ及びデータスタックメモリを管理
するための第１及び第２のスタックレジスタを備えたも
のである。
この発明におけるデータ処理装置は、プログラムコード
を実行する際に必要な引数データ及びプロクラムローカ
ルデータを格納するファンクションスタックメモリに、
実行結果を返すための従来の仮想メモリの代りに設けら
れたデータスタックメモリへのポインタ指示が格納され
ているか否かの情報を持ち、関数からのリターン時に前
記データスタックメモリの解放のための情報として使用
するスタックタグメモリと、前記ファンクションスタッ
クメモリ内及びデータスタックメモリ内の使用位置を示
すポインタをそれぞれ制御する第１及び第２のスタック
レジスタを設けたので、ＣＰＵで自由に（自動的に）結
果格納エリアを決定できる。
を実行する際に必要な引数データ及びプロクラムローカ
ルデータを格納するファンクションスタックメモリに、
実行結果を返すための従来の仮想メモリの代りに設けら
れたデータスタックメモリへのポインタ指示が格納され
ているか否かの情報を持ち、関数からのリターン時に前
記データスタックメモリの解放のための情報として使用
するスタックタグメモリと、前記ファンクションスタッ
クメモリ内及びデータスタックメモリ内の使用位置を示
すポインタをそれぞれ制御する第１及び第２のスタック
レジスタを設けたので、ＣＰＵで自由に（自動的に）結
果格納エリアを決定できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるデータ処理装置の構
成を示すブロック図であり、従来のデータ処理装置（第
５図）と同−又は相当部分には同一符号を付して説明を
省略する。 図において、２ａはファンクションスタックメモリ６内
の使用位置を示す第１のスタックレジスタとしてのファ
ンクションスタックレジスタ（スタックセグメントをＳ
Ｓｆ、スタックポインタをＳＰｆとする）、２ｂはデー
タスタックメモリ７内の使用位置を示す第２のスタック
レジスタとしてのデータスタックレジスタ（スタックセ
グメントをＳＳｄ、スタックポインタをＳＰｄとする）
、６はコードデータメモリ３に格納されているプログラ
ムコードを実行する際に必要な引数データ及びプログラ
ムローカルデータを格納するファンクションスタックメ
モリ、７は前記プログラムコードの関数結果を格納する
データスタックメモリ、８は前記ファンクションスタッ
クメモリ６に関数結果を返すためのデータスタックメモ
リ７へのポインタ指示がいくつ存在するかという情報を
持つスタックタグメモリである。 第２図はこのファンクションスタックメモリ６とスタッ
クタグメモリ８との関係を説明する図であり、スタック
タグメモリ８はファンクションスタックメモリ６の１
ｗｏｒｄにつき１ビツトの情報を持ち、ファンクショ
ンスタックメモリ６内にデータスタックレジスタ２ｄを
指すポインタが格納されていれば、そのメモリポインタ
に対応するビットをＯＮにしておく。 次に動作について説明する。 ここでは、ＣＰＵＩが実行する高級言語レベルのソース
プログラムを第３図（ａ）とする。なお、このソースプ
ログラムは第７図（ａ）で示したソースプログラムに対
応しているが、関数結果を返すポインタ指定がない。ま
た、記号＠Ａは変数へのデータを格納するポインタを示
し、各関数は以下の入出力関係を持っていることとする
。 ■ｆｕｎｃ １人カニ３つのポインタ入力出カニ第１引
数の変数ポインタで指定 される場所に演算結果を返す。 ■ｆｕｎｃ ２人カニ２つのポインタ入力出カニ演算結
果をＳＳｄ：ＳＰｄで指 定されるデータスタックメモリ 内に返す。 ■ｆｕｎｃ ３人カニ１つのポインタ入力ｆｕｎｃ ４
出カニ演算結果をＳＳｄ ： ＳＰｄで指定されるデー
タスタックメモリ 内に返す。 なお、前記ｆｕｎｃ ２＋ ｆｕｎｃ ３． ｆｕｎｃ
４はポインタを返す型付関数であり、ｆｕｎｃ １は
特に何も返さない型のない関数である。 このようなソースプログラムにより、ＣＰＵＩが実際に
実行するプログラムコードはコンパイラ等の言語処理に
よって第３図（ｂ）のように生成される。 次にこの第３図［有］）に示すプログラムコードを実行
する際のファンクションスタックメモリ６、データスタ
ックメモリ７、スタックタグメモリ８．２つのスタック
レジスタ２ａ、２ｂの動作について、第４図を用いて説
明する。このプログラムコードの１〜３行目を実行した
直後の各メモリ６゜７．８及びレジスタ２ａ、２ｂの状
態を第４図における（ａ）、（ロ）に示す、３行目まで
の動作は以下のようになる。 ■ 変数Ａ、Ｂのポインタをファンクションスタックメ
モリ６に入れる。 ■ 命令ＣＡＬ ＬＴ ｆｕｎｃ ３を実行することに
よりＣＡＬ ＬＴ ｆｕｎＣ３からのリターンポインタ
をファンクションスタックメモリ６に入れ、関数ｆｕｎ
ｃ ３のプログラムコードのエントリにジャンプする。 ■ ｆｕｎｃ ３の実行後、この関数結果をデータスタ
ックメモリ７のデータスタックレジスタ２ｂの内容ＳＳ
ｄ ： ＳＰｄで指定されるエリアに格納し、データス
タックレジスタ２ｂの内容ＳＳｄ： ＳＰｄを更新する
。 ■ ｆｕｎｃ ３の関数結果を格納したエリアへのポイ
ンタ（Φ）では＠ＬＱＡ （０））を、ｆｕｎｃ ３の
第１引数をセットしたファンクションスタックメモリ６
の位置（＠Ｂをセットしたエリア）にセットするととも
に、ファンクションスタックレジスタ２ａの内容ＳＳｆ
：ＳＰｆを更新する。 ■ ファンクションスタックメモリ６にデータスタック
メモリ７へのポインタ（＠ＬＱＡ （０）をセットした
ことを示すために、スタックタグメモリ８の対応するセ
ット位置をＯＮとする。 ■ ｆｕｎｃ ３より復帰し、命令ＣＡ Ｌ Ｌ Ｔ
ｆｕｎｃ３を完了する。 プログラムコードの４行目、５行目についても同様に実
行され、第４図における状態（Ｃ）から（ｄ）の状態と
なり、ファンクションスタックメモリ６には２つのｆｕ
ｎｃ ３の関数結果を示すポインタが格納されることと
なる。 プログラムコードの６行目では、第４図における（ｅ）
の状態から（ｆ）の状態へと変化する。この状態（ｅ）
において、関数ｆｕｎｃ ２はデータスタックメモ＋Ｊ
７上に存在する２個の引数データ（＠ＬＱＡ（０）。 ＠ＬＱＡ（１））を使用して演算する。スタックタグメ
モリ８の情報から、関数ｆｕｎｃ ２完了時にはデータ
スタックメモリ７上にある１個の関数結果データエリア
が存在すれば良いことが判るため、状態げ）で示す位置
にデータスタックのレジスタ２ｂの内容ＳＳｄ ： Ｓ
Ｐｄが更新される。 このようにして、プログラムコードの８行目まで実行す
ることにより各メモリ６．７．８及びレジスタ２ａ、２
ｂの状態は（□□□から（ハ）へと変化していく。 ９行目のプログラムコードは、他の命令ＣＡＬＬＴと異
なり、命令ＣＡＬＬＮとなっている。このＣＡＬＬＮは
関数結果が得られた後に、命令ＣＡＬＬＴと違い、結果
ポインタをファンクションスタックメモリ６上に格納し
ない関数呼出であることを示す。命令ＣＡＬＬＴの場合
は、各状態（ａ）から（ハ）で説明されているように、
関数結果が、関数演算後にファンクションスタックメモ
リ６上に格納される。９行目の命令ＣＡＬＬＮ ｆｕｎ
ｃ １実行完了により第４図における状態（ｉ）に示す
ように全てのファンクションスタックメモリ６、データ
スタックメモリ７及びスタックタグメモリ８が元の状態
に戻ることとなる。 なお、上記実施例では、ファンクションスタックメモリ
６、データスタックメモリ７及びスタックタグメモリ８
は異るメモリとなっているが、同一メモリ上にそれぞれ
のメモリエリアが独立して存在していてもよい。 また、第４図において、データスタックメモリ７の１個
の関数結果データ格納エリアのサイズ（ｎバイト）は、
プログラムコードにより変更・設定可能としてもよい。 また、関数からの復帰プログラムコードとしてＦＲＥＴ
ＵＲＮ （Ｓ Ｉ ＺＥ。 ＠データ） ここで ｓ＋ｚＥ：関数復帰時に解放するファンクショ
ンスタックメ モリ６のサイズ データ ：データスタックメモリ７ へ格納する関数演算結果 へのポインタ というマイクロコードを用意して、実施例で述べた関数
復帰処理を行ってもよい。
成を示すブロック図であり、従来のデータ処理装置（第
５図）と同−又は相当部分には同一符号を付して説明を
省略する。 図において、２ａはファンクションスタックメモリ６内
の使用位置を示す第１のスタックレジスタとしてのファ
ンクションスタックレジスタ（スタックセグメントをＳ
Ｓｆ、スタックポインタをＳＰｆとする）、２ｂはデー
タスタックメモリ７内の使用位置を示す第２のスタック
レジスタとしてのデータスタックレジスタ（スタックセ
グメントをＳＳｄ、スタックポインタをＳＰｄとする）
、６はコードデータメモリ３に格納されているプログラ
ムコードを実行する際に必要な引数データ及びプログラ
ムローカルデータを格納するファンクションスタックメ
モリ、７は前記プログラムコードの関数結果を格納する
データスタックメモリ、８は前記ファンクションスタッ
クメモリ６に関数結果を返すためのデータスタックメモ
リ７へのポインタ指示がいくつ存在するかという情報を
持つスタックタグメモリである。 第２図はこのファンクションスタックメモリ６とスタッ
クタグメモリ８との関係を説明する図であり、スタック
タグメモリ８はファンクションスタックメモリ６の１
ｗｏｒｄにつき１ビツトの情報を持ち、ファンクショ
ンスタックメモリ６内にデータスタックレジスタ２ｄを
指すポインタが格納されていれば、そのメモリポインタ
に対応するビットをＯＮにしておく。 次に動作について説明する。 ここでは、ＣＰＵＩが実行する高級言語レベルのソース
プログラムを第３図（ａ）とする。なお、このソースプ
ログラムは第７図（ａ）で示したソースプログラムに対
応しているが、関数結果を返すポインタ指定がない。ま
た、記号＠Ａは変数へのデータを格納するポインタを示
し、各関数は以下の入出力関係を持っていることとする
。 ■ｆｕｎｃ １人カニ３つのポインタ入力出カニ第１引
数の変数ポインタで指定 される場所に演算結果を返す。 ■ｆｕｎｃ ２人カニ２つのポインタ入力出カニ演算結
果をＳＳｄ：ＳＰｄで指 定されるデータスタックメモリ 内に返す。 ■ｆｕｎｃ ３人カニ１つのポインタ入力ｆｕｎｃ ４
出カニ演算結果をＳＳｄ ： ＳＰｄで指定されるデー
タスタックメモリ 内に返す。 なお、前記ｆｕｎｃ ２＋ ｆｕｎｃ ３． ｆｕｎｃ
４はポインタを返す型付関数であり、ｆｕｎｃ １は
特に何も返さない型のない関数である。 このようなソースプログラムにより、ＣＰＵＩが実際に
実行するプログラムコードはコンパイラ等の言語処理に
よって第３図（ｂ）のように生成される。 次にこの第３図［有］）に示すプログラムコードを実行
する際のファンクションスタックメモリ６、データスタ
ックメモリ７、スタックタグメモリ８．２つのスタック
レジスタ２ａ、２ｂの動作について、第４図を用いて説
明する。このプログラムコードの１〜３行目を実行した
直後の各メモリ６゜７．８及びレジスタ２ａ、２ｂの状
態を第４図における（ａ）、（ロ）に示す、３行目まで
の動作は以下のようになる。 ■ 変数Ａ、Ｂのポインタをファンクションスタックメ
モリ６に入れる。 ■ 命令ＣＡＬ ＬＴ ｆｕｎｃ ３を実行することに
よりＣＡＬ ＬＴ ｆｕｎＣ３からのリターンポインタ
をファンクションスタックメモリ６に入れ、関数ｆｕｎ
ｃ ３のプログラムコードのエントリにジャンプする。 ■ ｆｕｎｃ ３の実行後、この関数結果をデータスタ
ックメモリ７のデータスタックレジスタ２ｂの内容ＳＳ
ｄ ： ＳＰｄで指定されるエリアに格納し、データス
タックレジスタ２ｂの内容ＳＳｄ： ＳＰｄを更新する
。 ■ ｆｕｎｃ ３の関数結果を格納したエリアへのポイ
ンタ（Φ）では＠ＬＱＡ （０））を、ｆｕｎｃ ３の
第１引数をセットしたファンクションスタックメモリ６
の位置（＠Ｂをセットしたエリア）にセットするととも
に、ファンクションスタックレジスタ２ａの内容ＳＳｆ
：ＳＰｆを更新する。 ■ ファンクションスタックメモリ６にデータスタック
メモリ７へのポインタ（＠ＬＱＡ （０）をセットした
ことを示すために、スタックタグメモリ８の対応するセ
ット位置をＯＮとする。 ■ ｆｕｎｃ ３より復帰し、命令ＣＡ Ｌ Ｌ Ｔ
ｆｕｎｃ３を完了する。 プログラムコードの４行目、５行目についても同様に実
行され、第４図における状態（Ｃ）から（ｄ）の状態と
なり、ファンクションスタックメモリ６には２つのｆｕ
ｎｃ ３の関数結果を示すポインタが格納されることと
なる。 プログラムコードの６行目では、第４図における（ｅ）
の状態から（ｆ）の状態へと変化する。この状態（ｅ）
において、関数ｆｕｎｃ ２はデータスタックメモ＋Ｊ
７上に存在する２個の引数データ（＠ＬＱＡ（０）。 ＠ＬＱＡ（１））を使用して演算する。スタックタグメ
モリ８の情報から、関数ｆｕｎｃ ２完了時にはデータ
スタックメモリ７上にある１個の関数結果データエリア
が存在すれば良いことが判るため、状態げ）で示す位置
にデータスタックのレジスタ２ｂの内容ＳＳｄ ： Ｓ
Ｐｄが更新される。 このようにして、プログラムコードの８行目まで実行す
ることにより各メモリ６．７．８及びレジスタ２ａ、２
ｂの状態は（□□□から（ハ）へと変化していく。 ９行目のプログラムコードは、他の命令ＣＡＬＬＴと異
なり、命令ＣＡＬＬＮとなっている。このＣＡＬＬＮは
関数結果が得られた後に、命令ＣＡＬＬＴと違い、結果
ポインタをファンクションスタックメモリ６上に格納し
ない関数呼出であることを示す。命令ＣＡＬＬＴの場合
は、各状態（ａ）から（ハ）で説明されているように、
関数結果が、関数演算後にファンクションスタックメモ
リ６上に格納される。９行目の命令ＣＡＬＬＮ ｆｕｎ
ｃ １実行完了により第４図における状態（ｉ）に示す
ように全てのファンクションスタックメモリ６、データ
スタックメモリ７及びスタックタグメモリ８が元の状態
に戻ることとなる。 なお、上記実施例では、ファンクションスタックメモリ
６、データスタックメモリ７及びスタックタグメモリ８
は異るメモリとなっているが、同一メモリ上にそれぞれ
のメモリエリアが独立して存在していてもよい。 また、第４図において、データスタックメモリ７の１個
の関数結果データ格納エリアのサイズ（ｎバイト）は、
プログラムコードにより変更・設定可能としてもよい。 また、関数からの復帰プログラムコードとしてＦＲＥＴ
ＵＲＮ （Ｓ Ｉ ＺＥ。 ＠データ） ここで ｓ＋ｚＥ：関数復帰時に解放するファンクショ
ンスタックメ モリ６のサイズ データ ：データスタックメモリ７ へ格納する関数演算結果 へのポインタ というマイクロコードを用意して、実施例で述べた関数
復帰処理を行ってもよい。
以上のようにこの発明によれば、関数の呼び出し、復帰
時に関数の引数・関数の結果を格納するエリアをＣＰＵ
が自動的に決定できるように構成したので、ソースプロ
グラム生成時に使用エリア決定する必要がなくなり、コ
ーディングが容易となり、これらのソースプログラムを
生成するツールがあれば、そのソース生成処理も容易と
なる。 又プログラムが簡易なるため、容量・速度とも向上する
などの効果がある。
時に関数の引数・関数の結果を格納するエリアをＣＰＵ
が自動的に決定できるように構成したので、ソースプロ
グラム生成時に使用エリア決定する必要がなくなり、コ
ーディングが容易となり、これらのソースプログラムを
生成するツールがあれば、そのソース生成処理も容易と
なる。 又プログラムが簡易なるため、容量・速度とも向上する
などの効果がある。
第１図はこの発明の一実施例によるデータ処理装置の構
成を示すブロック図、第２図はこの発明におけるファン
クションスタックメモリとスタックタグメモリとの関係
を示す図、第３図はこの発明のデータ処理装置で実行す
るソースプログラム及びプログラムコードの一例を示す
図、第４図は第３図（ｂ）のプログラムコードを実行す
る際のこの発明における各メモリ状態を示す図、第５図
は従来のデータ処理装置の構成を示すブロック図、第６
図は仮想メモリの構成を示す図、第７図は従来のデータ
処理装置で実行するソースプログラム及びプログラムコ
ードの一例を示す図、第８図及び第９図は第７図ら）の
プログラムコードを実行する際の従来のデータ処理装置
におけるスタックメモリの状態を示す図である。 図において、■はＣＰＵ、２ａはファンクションスタッ
クレジスタ、２ｂはデータスタックレジスタ、３はコー
ドデータメモリ、６はファンクションスタックメモリ、
７はデータスタックメモリ、８はスタックタグメモリで
ある。 なお、図中、同一符号は同一、又は相当部分を示す。 ２ｂ：テ―ヌズ′メッソレジχ′ノ ｔｏ） Ｈ）１ ［ｃｌ ｄｌ 第 図 （Ｙｏｌ） 第 図 （０） ＡＬＬ ｆｕｎｃ １ （＠Ａ ｆｕｎｃ ２ （ｆｕｎｃ３ （＠ Ｂ） 。 ｆｕｎｃ３ （＠Ｃ１）。 ｆｕｎｃ ４ （＠ Ｄ ） ） ｂｌ 第 図 （矛の ２） ｅｌ ｆｌ （９） ＋ｈ１ １’Ｌｌ 第 ５ 図 （ｂ） ｆｕｎｃ ４１＠ Ｄ。 ＠ ＬＱＡ ｌｏｔ ｌ。
成を示すブロック図、第２図はこの発明におけるファン
クションスタックメモリとスタックタグメモリとの関係
を示す図、第３図はこの発明のデータ処理装置で実行す
るソースプログラム及びプログラムコードの一例を示す
図、第４図は第３図（ｂ）のプログラムコードを実行す
る際のこの発明における各メモリ状態を示す図、第５図
は従来のデータ処理装置の構成を示すブロック図、第６
図は仮想メモリの構成を示す図、第７図は従来のデータ
処理装置で実行するソースプログラム及びプログラムコ
ードの一例を示す図、第８図及び第９図は第７図ら）の
プログラムコードを実行する際の従来のデータ処理装置
におけるスタックメモリの状態を示す図である。 図において、■はＣＰＵ、２ａはファンクションスタッ
クレジスタ、２ｂはデータスタックレジスタ、３はコー
ドデータメモリ、６はファンクションスタックメモリ、
７はデータスタックメモリ、８はスタックタグメモリで
ある。 なお、図中、同一符号は同一、又は相当部分を示す。 ２ｂ：テ―ヌズ′メッソレジχ′ノ ｔｏ） Ｈ）１ ［ｃｌ ｄｌ 第 図 （Ｙｏｌ） 第 図 （０） ＡＬＬ ｆｕｎｃ １ （＠Ａ ｆｕｎｃ ２ （ｆｕｎｃ３ （＠ Ｂ） 。 ｆｕｎｃ３ （＠Ｃ１）。 ｆｕｎｃ ４ （＠ Ｄ ） ） ｂｌ 第 図 （矛の ２） ｅｌ ｆｌ （９） ＋ｈ１ １’Ｌｌ 第 ５ 図 （ｂ） ｆｕｎｃ ４１＠ Ｄ。 ＠ ＬＱＡ ｌｏｔ ｌ。
Claims (1)
- 中央演算処理装置での各種演算に必要なプログラムコー
ド及びデータを格納するコードデータメモリと、前記コ
ードデータメモリに格納されているプログラムコードを
実行する際、必要な引数データ及びプログラムローカル
データを格納するファンクションスタックメモリと、前
記プログラムコードの実行結果を格納するデータスタッ
クメモリと、前記ファンクションスタックメモリに返す
実行結果を格納するデータスタックメモリへのポインタ
指示の存在情報を格納するスタックタグメモリと、前記
ファンクションスタックメモリ内及びデータスタックメ
モリ内の使用位置をそれぞれ示す第１及び第２のスタッ
クレジスタを備えたデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33174889A JPH03191426A (ja) | 1989-12-21 | 1989-12-21 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33174889A JPH03191426A (ja) | 1989-12-21 | 1989-12-21 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191426A true JPH03191426A (ja) | 1991-08-21 |
Family
ID=18247175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33174889A Pending JPH03191426A (ja) | 1989-12-21 | 1989-12-21 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191426A (ja) |
-
1989
- 1989-12-21 JP JP33174889A patent/JPH03191426A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033859A (ko) | 부동 소숫점 유니트에서의 다이나믹 레지스터 관리 장치 및 방법 | |
| US20030081002A1 (en) | Method and system for chaining and extending wizards | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| JPS5960652A (ja) | デ−タ処理装置 | |
| WO2002048887A2 (en) | Single-step processing | |
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| KR100210205B1 (ko) | 스톨캐쉬를 제공하기 위한 장치 및 방법 | |
| JPH03208159A (ja) | マルチプロセッサコンピュータシステム使用方法 | |
| JPH03191426A (ja) | データ処理装置 | |
| KR900008402A (ko) | 저장 및 복귀방법과 이방법의 실행에 가장 적절한 프로세서 시스템 | |
| JPH06202877A (ja) | エミュレーション装置 | |
| JP2567134B2 (ja) | ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ | |
| JPH02308330A (ja) | 知識情報処理装置 | |
| JPH0452986B2 (ja) | ||
| JPS59191614A (ja) | ロボツトの制御装置 | |
| Singh | Requirements for User Interface Programming | |
| Jones | Concurrent OOLs | |
| JPS6332587A (ja) | 表示制御装置 | |
| Strite | BACI debugger: A GUI debugger for the BACI system | |
| Frenger | The growing machine, a pre-Forth language implementation | |
| JPS6250855B2 (ja) | ||
| JPS5971550A (ja) | 命令処理方式 | |
| Iliffe | DIGITAL SYSTEMS LABORATORY I | |
| JPH0221331A (ja) | マイクロコンピュータのプログラム制御方式 | |
| Brees | The architecture and design of a high level language processor |