JPH0221331A - マイクロコンピュータのプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータのプログラム制御方式に
関し、特に−命令で複数の命令を実行できる機能を有す
るマイクロコンピュータのプログラム制御方式に関する
。

〔従来の技術〕

従来、マイクロコンピュータにおいて、この種の機能を
実現するためにはマクロアセンブラを用い、プログラム
のソース上で一連の複数の命令をマクロとして定義し、
ソースプログラムのアセンブル時にマクロ置き換え命令
と置き換えて展開するという方式がとられている。

〔発明が解決しようとする課題〕

上述した従来のマクロアセンブラを用いるマイクロコン
ピュータのプログラム制御方式は、マクロ置き換え命令
とプログラムのソース中でマクロとして定義されている
命令の列とを置きかえて展開するようになっているため
、マクロ置き換えが多数行なわれる場合には、プログラ
ムステップ数が増大するという欠点がある。

本発明の目的は、かかるプログラムステップ数を大幅に
削減できるマイクロコンピュータのプログラム制御方式
を提供することにある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータのプログラム制御方式は
、アドレス指定されたプログラムメモリの内容に従った
処理をプロセッサユニットが実行するマイクロコンピュ
ータにおいて、二入力セレクタと、前記セレクタの出力
を命令語とＢ２て取り込むプロセッサユニットと、前記
プロセッサユニットからの第一のプログラムメモリアド
レス信号により命令語を前記セレクタの第一の入力へ出
力する第一のプログラムメモリと、前記プロセッサユニ
ットからの第二のプログラムメモリアドレス信号により
命令語を前記セレクタの第二の入力へ出力する第二のプ
ログラムメモリとを有し、前記プロセッサユニットから
の制御信号により前記セレクタの出力選択を決定するよ
うに構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を説明するためのプログラム
制御回路のブロック図である。

第１図に示すように、プロセッサユニット７はセレクタ
２の出力線５を介して命令語を取り込み実行する。セレ
クタ２はプロセッサユニット７がらの入力選択制御信号
１によってＡ、Ｂの２つの入力のうちいずれかを出力と
してｉ！択する。また、メインメモリとしてのプログラ
ムメモリ４はプロセッサユニット７からのプログラムメ
モリアドレス信号３により対応するプログラムメモリア
ドレスの内容を出力線６を介してセレクタ２の一方の入
力Ａへ出力する。また、マクロメモリとしてのプログラ
ムメモリ１１はプロセッサユニット（以下プロセッサと
略す）がらのプログラムメモリアドレス信号１０により
対応するプログラムメモリアドレスの内容を出力線１２
を介してセレクタ２の他方の入力Ｂへ出力する。

次に、第２図（ａ）、（ｂ）を参照して本発明のプログ
ラム制御動作を説明する。

第２図（ａ）、（ｂ）はそれぞれ第１図におけるメイン
プログラムメモリおよびマクロメモリ内の部分的プログ
ラム図がある。

第２図（ａ＞、（ｂ）に示すように、メインプログラム
メモリ内のプログラノ＼はプロゲラ１１メモリ４に格納
され、マクロメモリ内プログラムはプログラムメモリ１
１に格納されている。また、プロセッサ７にはＡ、８２
つのレジスタがあり、数値の格納や演算に使用している
。

まず、メインメモリのアドレス１００に格納されている
ｒＭＯＶ　　Ａ、＃ＯＪは即時データ（以下、イミディ
エイトデータと略す）の゛０パをＡレジスタにロードし
、アドレス１０１に格納されているｒＭＯＶ　　Ｂ、＃
１１は前記イミディエイトデータの１″をＢレジスタに
ロードし、アドレス１０２．１０４，１０６にある「マ
クロ実行命令１はセレクタ２の人力をマクロメモリより
取り込む指示をするものとする。また、一方、マクロメ
モリ内のアドレス０に格納されているｒＭＵＬＡ、＃１
０１はイミディエイトデータの“’　１０　”とＡレジ
スタの内容の乗算結果をＡレジスタにロードし、アドレ
ス１のｒＡＤＤ　　Ａ。

Ｂ１はＡレジスタの内容とＢレジスタの内容の加算結果
をＡレジスタにロードし、アドレス２の［マクロ終了命
令１はセレクタ２の入力をメインプログラムメモリより
取り込む指示をする命令である。

次に、プロセッサ７はメインプログラムメモリ４内の命
令を実行してきて、１００番地と１０１番地の命令を実
行したとする。そのとき、Ａレジスタは°“Ｏ”、Ｂレ
ジスタは１′′が入っている。次に、１０２番地のマク
ロ実行命令を実行すると、プロセッサ７は信号線１によ
りセレクタ２のＢ側より入力しマクロメモリ１１内のプ
ログラムを実行し始める。従って、マクロメモリ１１に
あるプログラムの０番地、１番地の命令を実行後は、Ａ
レジスタは“１　”　、Ｂレジスタも“１′′が入って
いる。次に、２番地のマクロ終了命令を実行すると、プ
ロセッサ７は信号線１によりセレクタ２のＡ側より入力
し、メインプログラムメモリ４内の１０３番地の命令か
ら実行を始める。以下、同様に実行を続け、１０７番地
の命令を実行する直前にはＡレジスタには’１２３”、
Ｂレジスタには“°３′°が入っている。すなわち、プ
ロセッサ７はメインプログラムメモリ４内の［マクロ実
行命令Ｊの部分をマクロメモリ１１内の０番地と１番地
の命令列で置き換えたプログラムと等価なプログラムを
実行したことになる。

このように、本実施例はマクロアセンブラと同等の機能
をハードウェアで実現していることになる。

第３図は本発明の第二の実施例を説明するためのプログ
ラム制御回路のブロック図である。

第３図に示すように、本実施例のプロセッサユニット７
はセレクタ２の出力線５を介して命令語を取り込み実行
する。また、セレクタ２はプロセッサユニット７からの
入力選択信号線１により、Ａ、Ｈの二つの入力のうちい
ずれかを選択する。

メインメモリとしてのプログラムメモリ４はプロセッサ
ユニット７からのプログラムメモリアドレス信号３によ
り対応するプログラムメモリアドレスの内容を出力線６
を介してセレクタ２の一方の入力Ａへ出力する。本実施
例においては、新らたにアドレス発生回路２４とマクロ
メモリとしてのプログラムメモリ２６〜２８を設けるが
、アドレス発生回路２４はプロセッサユニット７からの
制御信号２３によって１つずつ増加するプログラムメモ
リアドレスを出力線２５を介してプログラムメモリ２６
〜２８へ出力する。このプログラムメモリ２６〜２８は
プログラムメモリアドレス信号＠２５に対応するデータ
を出力線２９〜３１に出力するので、セレクタ２１はプ
ロセッサユニット７からの入力選択制御信号２０によっ
て２９〜３１のいずれかを選択し出力線２２を介してセ
レクタ２の他方の入力Ｂへデータを出力する。

次に、第４［ｇ（ａ）〜（ｄ）を参照してそのプログラ
ム制御動作を説明する。

第４図（ａ）〜（ｄ）はそれぞれ第３図におけるメイン
プログラムメモリおよびマクロプログラムメモリ内の部
分的プログラム図である。

第４図（ａ）〜（ｄ）に示すように、マクロメモリ１内
のプログラムはプログラムメモリ２６に、マクロメモリ
２内のプログラムはプログラムメモリ２７に、マクロメ
モリ３内のプログラムはプログラムメモリ２８にそれぞ
れ格納されるプログラムである。

まず、プロセッサ７は前述した第一の実施例と同様に、
メインプログラムメモリ４内の命令を実行してきて、１
０１番地の命令を実行するが、そのときＡレジスタは０
である。また、プロセッサ７は信号１２３をアクティブ
にするので、アドレス発生回路２４はＯより始まるプロ
グラムメモリアドレスを発生する。このプログラムメモ
リアドレスにより、マクロメモリ１〜３は０番地のデー
タを出力線２９〜３１へ出力すると、セレクタ２１はプ
ロセッサ７からの入力選択信号線２０によって制御され
、プログラムメモリ２６からの出力線２９を選択しセレ
クタ２のＢ側へ送出する。

プロセッサ７はセレクタ２とセレクタ２１を介してマク
ロメモリ１の命令を取り込み実行を始める。マクロメモ
リ１内の０番地と１番地の命令実行後はＡレジスタの内
容は１である。さらに、２番地のマクロ終了命令を実行
すると、プロセッサ７は入力選択信号１によりメインプ
ログラムメモリ４より命令を取り込み始める。

以下同様にして、１０３番地の命令まで実行し、１０４
番地の命令を実行する直前にはＡレジスタの内容は６で
ある。すなわち、メインプログラムメモリ４内のプログ
ラムのマクロ１〜３実行命令はマクロメモリ１〜３内の
命令列で置き換えたものと等価な結果を示す。

従って、本実施例によれば、同時に任意の異なるマクロ
実行命令を使用できるという利点がある。

〔発明の効果〕

以上説明したように、本発明のマイクロコンピュータの
プログラム制御方式は、ごくわずかなマクロメモリを付
加し命令列の置き換え機能および実行をハードウェアで
実現することにより、プログラムステップ数を大幅に削
減することができるという効果がある。またサブルーチ
ンと比較すると、本発明はレジスタの退避、復帰等が必
要ないので、実行時間が短くなるという効果もある。

例えば、５ステツプのマクロ命令列を定義しマクロの置
き換えは１００回行なわれると、従来のマクロアセンブ
ラを用いるときは、５００ステツプを要するが、本発明
では１００ステツプを要するのみであり、しかもマクロ
メモリ内に６ステツプの命令列を要するのみである。

ムメモリおよびマクロメモリ内の部分的プログラム図で
ある・。

１．２０・・・入力選択制御信号、２，２１・・・セし
フタ２．３．１０・・・プログラムメモリアドレス信号
、４，１１．２６〜２８・・・プログラムメモリ、５・
・・命令語大力バス、６，１２．２９〜３１・・・記憶
データ出力線、７・・・プロセッサユニット、２２・・
・選択データ出力線、２３・・・アドレス発生回路制御
信号線、２４・・・アドレス発生回路、２５・・・プロ
グラムメモリアドレス信号。

【図面の簡単な説明】

第１図は本発明の第一の実施例を説明するためのプログ
ラム制御回路のブロック図、第２図（ａ＞、（ｂ）はそ
れぞれ第１図におけるメインプログラムメモリ内の部分
的プログラム図、第３図は本発明の第二の実施例を説明
するためのプログラム制御回路のブロック図、第４図（
ａ）〜（ｄ）はそれぞれ第３図におけるメインプロゲラ
第　１　口 第　ｊ　図 第　７２ マクロメモ１月内プロゲフム 図

Claims (1)

【特許請求の範囲】
1. 　アドレス指定されたプログラムメモリの内容に従った
   処理をプロセッサユニットが実行するマイクロコンピュ
   ータにおいて、二入力セレクタと、前記セレクタの出力
   を命令語として取り込むプロセッサユニットと、前記プ
   ロセッサユニットからの第一のプログラムメモリアドレ
   ス信号により命令語を前記セレクタの第一の入力へ出力
   する第一のプログラムメモリと、前記プロセッサユニッ
   トからの第二のプログラムメモリアドレス信号により命
   令語を前記セレクタの第二の入力へ出力する第二のプロ
   グラムメモリとを有し、前記プロセッサユニットからの
   制御信号により前記セレクタの出力選択を決定すること
   を特徴とするマイクロコンピュータのプログラム制御方
   式。