JPH03191439A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH03191439A JPH03191439A JP1332049A JP33204989A JPH03191439A JP H03191439 A JPH03191439 A JP H03191439A JP 1332049 A JP1332049 A JP 1332049A JP 33204989 A JP33204989 A JP 33204989A JP H03191439 A JPH03191439 A JP H03191439A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- mpu
- register
- mask rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012986 modification Methods 0.000 claims description 5
- 230000004048 modification Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 241000700605 Viruses Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシングルチップマイクロコンピュータに関し、
特にマスクＲＯＭを内蔵し、そこに記憶された記憶内容
を一部修正する回路を有するシングルチップマイクロコ
ンピュータに関する。
特にマスクＲＯＭを内蔵し、そこに記憶された記憶内容
を一部修正する回路を有するシングルチップマイクロコ
ンピュータに関する。
マスクＲＯＭは記憶素子の製造段階で固定の記憶情報を
書き込んでしまうもので、他のタイプのＲＯＭ、例えば
電気的に書き込み消去可能なプログラマブルＲＯＭや、
紫外線によって消去可能なプログラマブルＲＯＭに比べ
、ビット当りの価格が安く、チップ当りの記憶容量を大
きくできるという優れた長所を有する。しがしその反面
、−度書き込んだ記憶内容を変更する事は不可能であり
、ＲＯＭの記憶内容（以下データと記す）に不具合が生
じた場合、データ修正の為に新たにマスクを製作し拡散
をやり直しているのが現状である。
書き込んでしまうもので、他のタイプのＲＯＭ、例えば
電気的に書き込み消去可能なプログラマブルＲＯＭや、
紫外線によって消去可能なプログラマブルＲＯＭに比べ
、ビット当りの価格が安く、チップ当りの記憶容量を大
きくできるという優れた長所を有する。しがしその反面
、−度書き込んだ記憶内容を変更する事は不可能であり
、ＲＯＭの記憶内容（以下データと記す）に不具合が生
じた場合、データ修正の為に新たにマスクを製作し拡散
をやり直しているのが現状である。
マスクＲＯＭのデータの一部を修正する技術は従来より
提案されており、従来この種の技術としては第２図に示
す構成のものが知られている。同図に示すように、通常
時マイクロプロセッサ２０７はマスクＲＯＭ２０１のデ
ータを取り込むが、マイクロプロセッサ２０７がマスク
ＲＯＭ２０１の修正が必要なアドレス領域をアクセスす
るとデコーダの出力が切り換わり、予め変更データを記
憶させておいたデータ修正用ＲＯＭ ２０２が選択され
、修正ＲＯＭ２０２に記憶されたデータが出力される。
提案されており、従来この種の技術としては第２図に示
す構成のものが知られている。同図に示すように、通常
時マイクロプロセッサ２０７はマスクＲＯＭ２０１のデ
ータを取り込むが、マイクロプロセッサ２０７がマスク
ＲＯＭ２０１の修正が必要なアドレス領域をアクセスす
るとデコーダの出力が切り換わり、予め変更データを記
憶させておいたデータ修正用ＲＯＭ ２０２が選択され
、修正ＲＯＭ２０２に記憶されたデータが出力される。
従来のマスクＲＯＭ内蔵のシングルチップマイクロコン
ピュータは、製造段階で書き込んだＲＯＭのデータは変
更することが不可能であり、ＲＯＭのデータに不具合が
生じた場合、データ修正後の動作確認のために新たにマ
スクを製作し拡散をやり直さなければならず、費用、開
発期間に無駄が生じるという大きな欠点がある。
ピュータは、製造段階で書き込んだＲＯＭのデータは変
更することが不可能であり、ＲＯＭのデータに不具合が
生じた場合、データ修正後の動作確認のために新たにマ
スクを製作し拡散をやり直さなければならず、費用、開
発期間に無駄が生じるという大きな欠点がある。
また上述した従来のマスクＲＯＭのデータの一部を修正
する構成では、マスクＲＯＭのデータに不具合があるこ
とが発見されるのは、マスクＲＯＭの完成後であり、変
更データを記憶させるデータ修正用ＲＯＭをマスクＲＯ
Ｍと同時に製造することはできない。すなわち、このよ
うな構成にするためには、マスクＲＯＭが単体で分離さ
れていなければならない、従って、同時に製造されるマ
イクロプロセッサユニットとマスクＲＯＭが１チツプ化
されたシングルチップマイクロコンピュータにおいてこ
の従来例を適用することはできない。
する構成では、マスクＲＯＭのデータに不具合があるこ
とが発見されるのは、マスクＲＯＭの完成後であり、変
更データを記憶させるデータ修正用ＲＯＭをマスクＲＯ
Ｍと同時に製造することはできない。すなわち、このよ
うな構成にするためには、マスクＲＯＭが単体で分離さ
れていなければならない、従って、同時に製造されるマ
イクロプロセッサユニットとマスクＲＯＭが１チツプ化
されたシングルチップマイクロコンピュータにおいてこ
の従来例を適用することはできない。
本発明の目的は、製品の完成後に容易にそのデータ修正
ができる１チツプ化されたシングルチップマイクロコン
ピュータを提供することにある。
ができる１チツプ化されたシングルチップマイクロコン
ピュータを提供することにある。
本発明のシングルチップマイクロコンピュータは、読み
出し専用の不揮発性メモリと、外部端子から入力された
前記不揮発性メモリの変更を要するアドレス及び変更デ
ータを格納する格納手段と、前記不揮発性メモリに対し
てアクセスされたアドレスと前記格納手段に格納された
アドレスを比較して一致した時に一致信号を発生させる
アドレス判定回路と、前記一致信号が発生した時に前記
不揮発性メモリの出力データを前記格納手段に格納され
た変更データに切換えて出力する手段とを有することを
特徴とする。
出し専用の不揮発性メモリと、外部端子から入力された
前記不揮発性メモリの変更を要するアドレス及び変更デ
ータを格納する格納手段と、前記不揮発性メモリに対し
てアクセスされたアドレスと前記格納手段に格納された
アドレスを比較して一致した時に一致信号を発生させる
アドレス判定回路と、前記一致信号が発生した時に前記
不揮発性メモリの出力データを前記格納手段に格納され
た変更データに切換えて出力する手段とを有することを
特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。破
線ブロック１０１内部はマイクロコンピュータ内部を示
す。入力ボート１０２は書き込みデータの変更を要する
マスクＲＯＭのアドレスと変更データを格納しておき、
その入力ボート１０２を介して変更データは変更データ
レジスタ１０３へ、変更アドレスデータは変更アドレス
レジスタ１０４へ収り込まれる。外部よりＭＯＤＥ信号
１１２が入力されると、マイクロコンピュータ１０１に
内蔵されたアドレス判定回路１０５が動作を開始する。
線ブロック１０１内部はマイクロコンピュータ内部を示
す。入力ボート１０２は書き込みデータの変更を要する
マスクＲＯＭのアドレスと変更データを格納しておき、
その入力ボート１０２を介して変更データは変更データ
レジスタ１０３へ、変更アドレスデータは変更アドレス
レジスタ１０４へ収り込まれる。外部よりＭＯＤＥ信号
１１２が入力されると、マイクロコンピュータ１０１に
内蔵されたアドレス判定回路１０５が動作を開始する。
変更アドレスレジスタ１０４へ取り込まれたアドレスデ
ータは、ＭＰＵ１０９から出力されるアドレスデータと
アドレス判定回路１０５によって比較され、２つのアド
レスが一致するとアドレス判定口！１０５がアドレス一
致信号１２０を出力する。この一致信号１２０とＭＯＤ
Ｅ信号１１２との論理積の出力１２１により切換回路１
０８は、データバス１１７からデータバス１１５がデー
タバス１１８に接続されるよう切り換え、同時にアドレ
ス判定回路１０５より変更データの要求が信号１２２に
よって変更データレジスタ１０３へ出される。一致信号
１２１が発生していない場合はそのままＭＰＵ１０９が
マスクＲＯＭ １０６をアクセスし、マスクＲＯＭ１０
６のデータがデータバス１１７とデータバス１１８を介
してＭＰＵ１０９へ取り込まれる。一致信号１２１が発
生した場合は切換回路１０８が切り換えられ、変更デー
タレジスタ１０３へ取り込まれた変更データがデータバ
ス１１５とデータバス１１８を介してＭＰＵ１０９へ取
り込まれる。
ータは、ＭＰＵ１０９から出力されるアドレスデータと
アドレス判定回路１０５によって比較され、２つのアド
レスが一致するとアドレス判定口！１０５がアドレス一
致信号１２０を出力する。この一致信号１２０とＭＯＤ
Ｅ信号１１２との論理積の出力１２１により切換回路１
０８は、データバス１１７からデータバス１１５がデー
タバス１１８に接続されるよう切り換え、同時にアドレ
ス判定回路１０５より変更データの要求が信号１２２に
よって変更データレジスタ１０３へ出される。一致信号
１２１が発生していない場合はそのままＭＰＵ１０９が
マスクＲＯＭ １０６をアクセスし、マスクＲＯＭ１０
６のデータがデータバス１１７とデータバス１１８を介
してＭＰＵ１０９へ取り込まれる。一致信号１２１が発
生した場合は切換回路１０８が切り換えられ、変更デー
タレジスタ１０３へ取り込まれた変更データがデータバ
ス１１５とデータバス１１８を介してＭＰＵ１０９へ取
り込まれる。
次に、本実施例の動作について説明する。まず、マスク
ＲＯＭ １０６の記憶データの変更を行わない通常の動
作時には、ＭＯＤＥ信号１１２を°“Ｌ ”にしておく
ことで、マイクロコンピュータ１０１に内蔵されたアド
レス判定回路１０５は動作が停止する。またＡＮＤゲー
ト１０７の出力１２１が″Ｌ ”となり切換回路１０８
には°Ｌ”が入力され（“Ｌ′°が切り換え信号の発生
しない状態とする）、ＭＰＵ１０９がアドレスバス１１
９を介してマスクＲＯＭ１０６にアドレス出力すると、
それに対応したマスクＲＯＭ １０６のデータがデータ
バス１１７とデータバス１１８を介してＭＰＵ１０９へ
取り込まれる。
ＲＯＭ １０６の記憶データの変更を行わない通常の動
作時には、ＭＯＤＥ信号１１２を°“Ｌ ”にしておく
ことで、マイクロコンピュータ１０１に内蔵されたアド
レス判定回路１０５は動作が停止する。またＡＮＤゲー
ト１０７の出力１２１が″Ｌ ”となり切換回路１０８
には°Ｌ”が入力され（“Ｌ′°が切り換え信号の発生
しない状態とする）、ＭＰＵ１０９がアドレスバス１１
９を介してマスクＲＯＭ１０６にアドレス出力すると、
それに対応したマスクＲＯＭ １０６のデータがデータ
バス１１７とデータバス１１８を介してＭＰＵ１０９へ
取り込まれる。
次にマスクＲＯＭ１０６の記憶データの変更を行う必要
のある場合には、ＭＯＤＥ信号１１２を”Ｈ″″にする
ことでアドレス判定回路１０５がＭＰＵ１０９から出力
されるアドレスと変更アドレスレジスタ１０４のアドレ
スとの比較状態となる。またＡＮＤゲート１０７の入力
であるアドレス判定回路１．０５のアドレス一致信号１
２０が有効となる。予めマスクＲＯＭ １０６の変更し
たい領域のアドレス及び変更データを外部より順次人力
ポート１０２を介して変更アドレスレジスタ１０４及び
変更データレジスタ１０３にそれぞれ格納しておく。
のある場合には、ＭＯＤＥ信号１１２を”Ｈ″″にする
ことでアドレス判定回路１０５がＭＰＵ１０９から出力
されるアドレスと変更アドレスレジスタ１０４のアドレ
スとの比較状態となる。またＡＮＤゲート１０７の入力
であるアドレス判定回路１．０５のアドレス一致信号１
２０が有効となる。予めマスクＲＯＭ １０６の変更し
たい領域のアドレス及び変更データを外部より順次人力
ポート１０２を介して変更アドレスレジスタ１０４及び
変更データレジスタ１０３にそれぞれ格納しておく。
次にマイクロコンピュータ１０１が動作を開始すると、
ＭＰＵ１０９から順次出力されるアドレスと変更アドレ
スレジスタ１０４のアドレスデータがアドレス判別回路
１０５によって逐次比較され、一致するアドレスが変更
アドレスレジスタ１０４に存在すると、アドレス判定回
路１０５がらの一致信号１２０が″Ｈ”となり、ＡＮＤ
ゲート１０７の出力１２１が“Ｈ″となる。よって、切
換回路１０８には“Ｈ”が入力され、変更データがデー
タバス１１５とデータバス１１８を介してＭＰＵ１０９
へ取り込まれる０次の動作でＭＰＵ１０９の出力するア
ドレスが変化し、該アドレスと一致するアドレスが、変
更アドレスレジスタ１０４内に存在しなければアドレス
判定回路１゜５の出力信号１２０が′Ｌ”となり、ＡＮ
Ｄゲート１０７の出力信号１２１が“Ｌ Ｉ＋となる。
ＭＰＵ１０９から順次出力されるアドレスと変更アドレ
スレジスタ１０４のアドレスデータがアドレス判別回路
１０５によって逐次比較され、一致するアドレスが変更
アドレスレジスタ１０４に存在すると、アドレス判定回
路１０５がらの一致信号１２０が″Ｈ”となり、ＡＮＤ
ゲート１０７の出力１２１が“Ｈ″となる。よって、切
換回路１０８には“Ｈ”が入力され、変更データがデー
タバス１１５とデータバス１１８を介してＭＰＵ１０９
へ取り込まれる０次の動作でＭＰＵ１０９の出力するア
ドレスが変化し、該アドレスと一致するアドレスが、変
更アドレスレジスタ１０４内に存在しなければアドレス
判定回路１゜５の出力信号１２０が′Ｌ”となり、ＡＮ
Ｄゲート１０７の出力信号１２１が“Ｌ Ｉ＋となる。
よって切換回路１０８は切り換えられて、マスクＲＯＭ
１０６のデータがデータバス１１７とデータバス１１８
を介してＭＰＵ１０９に取り込まれる通常の動作へ戻さ
れる。
１０６のデータがデータバス１１７とデータバス１１８
を介してＭＰＵ１０９に取り込まれる通常の動作へ戻さ
れる。
以上説明したように、本発明によって、マスクＲＯＭの
変更したいアドレスを予めマイクロコンピュータへ入力
しておくことにより１チツプのシングルチップマイクロ
コンピュータでもマスクＲＯＭのデータを容易に修正デ
ータに変更することが実現される。
変更したいアドレスを予めマイクロコンピュータへ入力
しておくことにより１チツプのシングルチップマイクロ
コンピュータでもマスクＲＯＭのデータを容易に修正デ
ータに変更することが実現される。
以上説明したように本発明は、ＭＰＵとマスクＲＯＭが
１チツプ化されたシングルチップマイクロコンピュータ
において、外部から制御信号を入力することにより、Ｒ
ＯＭのデータと外部より取り込んだ変更データを切り換
えることを可能にしている。
１チツプ化されたシングルチップマイクロコンピュータ
において、外部から制御信号を入力することにより、Ｒ
ＯＭのデータと外部より取り込んだ変更データを切り換
えることを可能にしている。
これにより、製品の拡散完了後にマスクＲＯＭに記憶さ
れているデータの一部にソフト上の誤りが発見された場
合、あるいは製品の拡散完了後にデータの一部を修正し
たいと考えた場合、そのデータ修正と動作確認が即座に
出来、新たにマスクを作り直して拡散をやり直すのに比
べると製品の開発期間とか開発費を大幅に節約できると
いう大きな効果がある。
れているデータの一部にソフト上の誤りが発見された場
合、あるいは製品の拡散完了後にデータの一部を修正し
たいと考えた場合、そのデータ修正と動作確認が即座に
出来、新たにマスクを作り直して拡散をやり直すのに比
べると製品の開発期間とか開発費を大幅に節約できると
いう大きな効果がある。
第１図は本発明の実施例を示すブロック図、第２図は従
来例を示すブロック図である。 １０１・・・マイクロコンピュータ、１０２・・・入力
ボート、１０３・・・変更データレジスタ、１０４・・
・変更アドレスレジスタ、１０５・・・アドレス判定回
路、１０６，２０１・・・マスクＲＯＭ、１０７・・・
ＡＮＤゲート、１０８・・・切換回路、１０９・・・マ
イクロプロセッサユニット（ＭＰＵ） １１０゜１１
３．１１５，１１７，１１８，２０６・・・データバス
、１１１，１１４，１１６，１１９．２０５・・・アド
レスバス、１１２・・・ＭＯＤＥ信号、１２０・・・ア
ドレス一致信号、１２１・・・データ切り換え信号、１
１２・・・変更データ要求信号、２０２・・・修正ＲＯ
Ｍ、２０３・・・デコーダ、２０４・・・インバー夕、 ２０７・・・マイクロプロセッサ。
来例を示すブロック図である。 １０１・・・マイクロコンピュータ、１０２・・・入力
ボート、１０３・・・変更データレジスタ、１０４・・
・変更アドレスレジスタ、１０５・・・アドレス判定回
路、１０６，２０１・・・マスクＲＯＭ、１０７・・・
ＡＮＤゲート、１０８・・・切換回路、１０９・・・マ
イクロプロセッサユニット（ＭＰＵ） １１０゜１１
３．１１５，１１７，１１８，２０６・・・データバス
、１１１，１１４，１１６，１１９．２０５・・・アド
レスバス、１１２・・・ＭＯＤＥ信号、１２０・・・ア
ドレス一致信号、１２１・・・データ切り換え信号、１
１２・・・変更データ要求信号、２０２・・・修正ＲＯ
Ｍ、２０３・・・デコーダ、２０４・・・インバー夕、 ２０７・・・マイクロプロセッサ。
Claims (1)
- 読み出し専用の不揮発性メモリと、外部端子から入力さ
れた前記不揮発性メモリの変更を要するアドレス及び変
更データを格納する格納手段と、前記不揮発性メモリに
対してアクセスされたアドレスと前記格納手段に格納さ
れたアドレスを比較して一致した時に一致信号を発生さ
せるアドレス判定回路と、前記一致信号が発生した時に
前記不揮発性メモリの出力データを前記格納手段に格納
された変更データに切換えて出力する手段とを有するこ
とを特徴とするシングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332049A JPH03191439A (ja) | 1989-12-20 | 1989-12-20 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332049A JPH03191439A (ja) | 1989-12-20 | 1989-12-20 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191439A true JPH03191439A (ja) | 1991-08-21 |
Family
ID=18250571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332049A Pending JPH03191439A (ja) | 1989-12-20 | 1989-12-20 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334071A (ja) * | 1992-05-28 | 1993-12-17 | Matsushita Electric Ind Co Ltd | ワンチップマイクロコンピュータ |
-
1989
- 1989-12-20 JP JP1332049A patent/JPH03191439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334071A (ja) * | 1992-05-28 | 1993-12-17 | Matsushita Electric Ind Co Ltd | ワンチップマイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000096B1 (ko) | 싱글 칩 마이크로컴퓨터(single chip micro computer) | |
| US6237120B1 (en) | Program patching of a ROM | |
| JPH09171488A (ja) | 内部メモリへのアクセスを制限するマイクロコントローラ | |
| JPH0476681A (ja) | マイクロコンピュータ | |
| JPH03191439A (ja) | シングルチップマイクロコンピュータ | |
| US6684290B2 (en) | Memory rewriting apparatus and method for memory mapping rewriting program to same address space | |
| US6990575B2 (en) | Apparatus and process for a starting a data processing installation | |
| JP3663043B2 (ja) | マイクロコンピュータの書き込み終了の判別方法 | |
| JPS60108944A (ja) | 記憶装置 | |
| JP3436497B2 (ja) | メモリアクセス回路 | |
| JPH06187140A (ja) | 処理装置 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JP2000099402A (ja) | マイクロコンピュータ | |
| JPH05307507A (ja) | 記憶装置 | |
| JPH11175499A (ja) | マイクロプロセッサ | |
| JPH027298A (ja) | Ｐｒｏｍ内蔵デバイス | |
| JPH11175498A (ja) | マイクロプロセッサ | |
| JP2000348011A (ja) | 電気的に書き換え可能な不揮発性メモリ内蔵マイクロコンピュータ | |
| JPH01100800A (ja) | メモリ制御方式 | |
| JPH05120898A (ja) | 半導体記憶集積回路 | |
| JPH0155504B2 (ja) | ||
| JPH05303655A (ja) | マイクロコンピュータ | |
| JP2003256402A (ja) | マイクロコンピュータ | |
| JP2000029768A (ja) | メモリ装置 |