JPH0476681A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0476681A JPH0476681A JP2185627A JP18562790A JPH0476681A JP H0476681 A JPH0476681 A JP H0476681A JP 2185627 A JP2185627 A JP 2185627A JP 18562790 A JP18562790 A JP 18562790A JP H0476681 A JPH0476681 A JP H0476681A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- programmer
- writing
- area
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は書き換え可能な不揮発性メモリを備えたマイ
クロコンピュータに関する。
クロコンピュータに関する。
第３図に従来の書き換え可能な不揮発性メモリであるＥ
ＦＲＯＭを備えたマイクロコンピュータ及びその周辺の
構成を示す。同図において、ｌはｃｐｕ、２は内部バス
、３はデータ用ＲＯＭ 、４はＲＡＭ 、５はＨＰＲＯ
Ｍ 、６ ｃはバッファゲート、７は制御ライン、８は
出力バス、９はマイクロコンピュータである。マイクロ
コンピュータ９は外部バス１０を介してＥＰＲＯ？Ｉプ
ログラマ１１及びホストコンピュタ１２に接続されてい
る。ＥＰＲＯＭプログラマ１１はＲＡＭ １３を有し
、ＲＡＭ １３はプログラム領域１４と空領域１５と
から構成されている。
ＦＲＯＭを備えたマイクロコンピュータ及びその周辺の
構成を示す。同図において、ｌはｃｐｕ、２は内部バス
、３はデータ用ＲＯＭ 、４はＲＡＭ 、５はＨＰＲＯ
Ｍ 、６ ｃはバッファゲート、７は制御ライン、８は
出力バス、９はマイクロコンピュータである。マイクロ
コンピュータ９は外部バス１０を介してＥＰＲＯ？Ｉプ
ログラマ１１及びホストコンピュタ１２に接続されてい
る。ＥＰＲＯＭプログラマ１１はＲＡＭ １３を有し
、ＲＡＭ １３はプログラム領域１４と空領域１５と
から構成されている。
ＥＰＲＯＭ ５はＣＰＵ １が動作するためのプログラ
ムを格納し、ＲＡＭ ３は演算途中のデータを保持する
。
ムを格納し、ＲＡＭ ３は演算途中のデータを保持する
。
ＥＰＲＯＭプログラマ１１はＥＰＲＯ’Ｍ ５にプログ
ラムを書き込むためのものであり、必要に応してホスト
コンピュータ１２からこのプログラムは供給される。Ｅ
ＰＲＯＭプログラマ１１のＲＡＭ１３の容量は例えば３
２にバイトで、ＥＦＲＯＭ ５は容量１６にバイトであ
り、一般にＲＡＭ １３の容量はＥＦＲＯＭ ５の容
量より太き（２倍以上となっている。
ラムを書き込むためのものであり、必要に応してホスト
コンピュータ１２からこのプログラムは供給される。Ｅ
ＰＲＯＭプログラマ１１のＲＡＭ１３の容量は例えば３
２にバイトで、ＥＦＲＯＭ ５は容量１６にバイトであ
り、一般にＲＡＭ １３の容量はＥＦＲＯＭ ５の容
量より太き（２倍以上となっている。
ＥＦＲＯＭプログラマ１１は作成したプログラム（又は
ホストコンピュータ１２から与えられたプログラム）を
内部のＲＡＭ １３に記憶し、そのプログラムをマイク
ロコンピュータ９のＥＦＲＯＭ ５ニ書き込む。
ホストコンピュータ１２から与えられたプログラム）を
内部のＲＡＭ １３に記憶し、そのプログラムをマイク
ロコンピュータ９のＥＦＲＯＭ ５ニ書き込む。
この書き込み処理は、ＥＦＲＯＭ ５に対して、まず前
段階のブランクチエツクを行い、次に実際の書き込みを
行い、最後に正しく書き込まれたかどうかのベリファイ
チエツクを行う。書き込み前のＥＦＲＯＭ ５の内容は
” ＦＦ”であり、ブランクチエツクではＥＰＲＯＭ
５の内容が“ＦＦ”であるかどうかのチエツクを行うも
のである。古いプログラムが消去された状態、書き込み
前の状態ではＥＦＲＯＭ ５の内容は全て”ＦＦ”とな
っている。
段階のブランクチエツクを行い、次に実際の書き込みを
行い、最後に正しく書き込まれたかどうかのベリファイ
チエツクを行う。書き込み前のＥＦＲＯＭ ５の内容は
” ＦＦ”であり、ブランクチエツクではＥＰＲＯＭ
５の内容が“ＦＦ”であるかどうかのチエツクを行うも
のである。古いプログラムが消去された状態、書き込み
前の状態ではＥＦＲＯＭ ５の内容は全て”ＦＦ”とな
っている。
一般に不揮発性メモリであるＥＦＲＯＭ ５は内部記憶
が“１“のちのを“０”に変更することにより書き込み
を行い、その逆の“０”を“１°する書き込みはできな
い。またＥＦＲＯＭ ５の内容が” ＦＦ”とは、エリ
アの全てのビットデータがセット（ブランク状態＝書き
込み可能）されて〜することである。
が“１“のちのを“０”に変更することにより書き込み
を行い、その逆の“０”を“１°する書き込みはできな
い。またＥＦＲＯＭ ５の内容が” ＦＦ”とは、エリ
アの全てのビットデータがセット（ブランク状態＝書き
込み可能）されて〜することである。
ブランクチエツク（Ｂｌａｎｋ Ｃｈｅｃｋ）の後に、
ＥＦＲＯＭプログラマ１１のＲＡＭ ｌ ３に入力され
ているプログラムのデータをＥＦＲＯＭ ５に書き込む
。このときＲＡＭ１３のプログラム領域１４をＥＰＲＯ
Ｍ ５に書き込むようにアドレス設定する必要がある。
ＥＦＲＯＭプログラマ１１のＲＡＭ ｌ ３に入力され
ているプログラムのデータをＥＦＲＯＭ ５に書き込む
。このときＲＡＭ１３のプログラム領域１４をＥＰＲＯ
Ｍ ５に書き込むようにアドレス設定する必要がある。
プログラム領域１４のデータが全てＥＦＲＯＭ ５に書
き込まれた後に、ベリファイ （Ｖｅｒｉｆｙ） ｆニ
ックにより、ＲＡＭ １４内のデータとＨＰＲＯＭ Ｓ
内のデータとが一致しているかどうか比較する。−敗し
なかった場合は、エラーが発生してるので、フェイルス
トップ（Ｆａｉｌ ５ｔｏｐ）とする。
き込まれた後に、ベリファイ （Ｖｅｒｉｆｙ） ｆニ
ックにより、ＲＡＭ １４内のデータとＨＰＲＯＭ Ｓ
内のデータとが一致しているかどうか比較する。−敗し
なかった場合は、エラーが発生してるので、フェイルス
トップ（Ｆａｉｌ ５ｔｏｐ）とする。
第３図の例では１６にバイトのＥＰＲＯ？Ｉ ５に、Ｒ
ＡＭ容量３２にバイトのＥＦＲＯＭプログラマ１１で２
５６モードで書き込みを行う場合を示している。
ＡＭ容量３２にバイトのＥＦＲＯＭプログラマ１１で２
５６モードで書き込みを行う場合を示している。
このＥＦＲＯＭプログラマ１１アドレス空間では、ＲＡ
Ｍ１４のＯＨ番地〜３ＦＦＦＨ番地までのプログラムデ
ータを設定し、ＥＦＲＯＭ ５にこのデータを書き込み
Ｖｅｒｉｆｙ Ｃｈｅｃｋを行うようにしている。
Ｍ１４のＯＨ番地〜３ＦＦＦＨ番地までのプログラムデ
ータを設定し、ＥＦＲＯＭ ５にこのデータを書き込み
Ｖｅｒｉｆｙ Ｃｈｅｃｋを行うようにしている。
従来のマイクロコンピュータ９では、ＥＦＲＯＭ ５に
書き込みを行う際に、Ｖｅｒｉｆｙの段階で、ＥＰＩ？
ＯＭプログラマ−１のＲＡＭ １３の空領域１５を読み
出してＥＰＲＯＭ ５の内容と比較すると、不一致とな
り、マイクロコンピュータ９の出力は不定となり、フェ
イルストップ（Ｐａｉｌ ５ｔｏｐ）となってしまう。
書き込みを行う際に、Ｖｅｒｉｆｙの段階で、ＥＰＩ？
ＯＭプログラマ−１のＲＡＭ １３の空領域１５を読み
出してＥＰＲＯＭ ５の内容と比較すると、不一致とな
り、マイクロコンピュータ９の出力は不定となり、フェ
イルストップ（Ｐａｉｌ ５ｔｏｐ）となってしまう。
即ち、ＲＡＭ１３の空領域１５の内容は全て“ＦＦ″で
あるのに対し、ＥＰＲＯＭ ５の内容はプログラムデー
タが記憶されており、必ずしも“ＦＦ”ではないので、
これらは不一致となり、エラーを生じてしまうという問
題があった。
あるのに対し、ＥＰＲＯＭ ５の内容はプログラムデー
タが記憶されており、必ずしも“ＦＦ”ではないので、
これらは不一致となり、エラーを生じてしまうという問
題があった。
領域設定に基づくエラーを防止するためには、ＲＡＭ
１３のプログラム領域１４についてのみ、書き込み処理
（ブランクチエツク書き込み、Ｖｅｒｉｆｙ）ノ を行うような設定をＥＦＲＯＭプログラマ−１に対して
必ず行わなければならなかった。ＲＡＭ１３のプログラ
ム（部分）領域を指定することは余分なプログラムを必
要とし、マイクロコンピュータ９にとってはサイズ等の
制限から面倒なことであった。
１３のプログラム領域１４についてのみ、書き込み処理
（ブランクチエツク書き込み、Ｖｅｒｉｆｙ）ノ を行うような設定をＥＦＲＯＭプログラマ−１に対して
必ず行わなければならなかった。ＲＡＭ１３のプログラ
ム（部分）領域を指定することは余分なプログラムを必
要とし、マイクロコンピュータ９にとってはサイズ等の
制限から面倒なことであった。
この発明はこのような従来の問題点を解決するためにな
されたもので、ＥＦＲＯＭプログラマ１１のＲＡＭ １
３の特定の部分領域の設定が不要で、ＲＡＭ１３に対し
て小容量タイプのＥＦＲＯＭ ５に対する書き込み処理
を簡易化するとともに、ユーザがプログラムの内容を容
易に確認できるようにしたことを目的としている。
されたもので、ＥＦＲＯＭプログラマ１１のＲＡＭ １
３の特定の部分領域の設定が不要で、ＲＡＭ１３に対し
て小容量タイプのＥＦＲＯＭ ５に対する書き込み処理
を簡易化するとともに、ユーザがプログラムの内容を容
易に確認できるようにしたことを目的としている。
この発明においては、第１図に示すように、プログラマ
１１によりプログラムが書き込まれるマイクロコンピュ
ータ９であって、書き換え可能な不揮発性メモリ （Ｅ
ＦＲＯＭ ５）と、このメモリに接続された一方のゲー
ト回路（バッファゲート６ｂ）と、一定の値を記憶する
回路（ＦＦ出力回昂１８）と、この回路に接続された他
一方のゲート回路（パンファゲート６ａ）と、上記メモ
リのアドレス信号が与えられて一方のゲー「回路（パン
ファゲート６ｂ）を開とする一方の選択回路（ＩｉＰＲ
ＯＭ 領域選択回路１７ｂ）と、上記メモリのアドレス
以外の信号が与えられて他方のゲート回路（バッフアゲ
−）６ａ）を開とする他方の選択回路（空領域選択回路
１７ａ）とを備えたマイクロコンピュタ９に構成した。
１１によりプログラムが書き込まれるマイクロコンピュ
ータ９であって、書き換え可能な不揮発性メモリ （Ｅ
ＦＲＯＭ ５）と、このメモリに接続された一方のゲー
ト回路（バッファゲート６ｂ）と、一定の値を記憶する
回路（ＦＦ出力回昂１８）と、この回路に接続された他
一方のゲート回路（パンファゲート６ａ）と、上記メモ
リのアドレス信号が与えられて一方のゲー「回路（パン
ファゲート６ｂ）を開とする一方の選択回路（ＩｉＰＲ
ＯＭ 領域選択回路１７ｂ）と、上記メモリのアドレス
以外の信号が与えられて他方のゲート回路（バッフアゲ
−）６ａ）を開とする他方の選択回路（空領域選択回路
１７ａ）とを備えたマイクロコンピュタ９に構成した。
〔作用］
ＥＰＲＯＭ ５等のメモリにプログラムを書き込んだ後
、正しく書き込まれたかを調べるベリファイチエツクを
行う場合、上記メモリのアドレス以外の信号が指定され
ても、一定の値を記憶する回路（ＦＦ出力回路１８）か
ら、例えば“ＦＦ”が読み出される。この値“ＦＦ”は
上記メモリにプログラムを書き込む側にあるＥＰＲＯＭ
プログラマ１１の空領域の値と一致する。従ってアドレ
スを特定しなかったときに、起こりがちなベリファイエ
ラーが発生しなくなる。
、正しく書き込まれたかを調べるベリファイチエツクを
行う場合、上記メモリのアドレス以外の信号が指定され
ても、一定の値を記憶する回路（ＦＦ出力回路１８）か
ら、例えば“ＦＦ”が読み出される。この値“ＦＦ”は
上記メモリにプログラムを書き込む側にあるＥＰＲＯＭ
プログラマ１１の空領域の値と一致する。従ってアドレ
スを特定しなかったときに、起こりがちなベリファイエ
ラーが発生しなくなる。
以下、この発明を第１図に基づいて説明する。
第１図において、１はＣＰＵ 、 ２は内部バス、３は
データ用ＲＯＭ 、４はＲＡＭ 、５はＥＰＲＯＭ 、
６ ａ６ｂはパンファゲート、７ａ、７ｂは制御ライン
、８は出力バス、９はマイクロコンピュータ、１６はア
ドレス情報線、１７ａは空領域のアドレスを読み出した
ときにバッファ６ａをＯＮするため信号を出力する空領
域選択回路、１７ｂはＥＦＲＯＭ領域（プログラム領域
）のアドレスを読み出したときにバッファ６ｂをＯＮす
るための信号を出力するＥＦＲＯＭ領域選択回路である
。１８は°ＦＦ”出力回路であり、６ａがＯＮしたとき
にバスに対してデータ“ＦＦ“を出力する機能を持つ。
データ用ＲＯＭ 、４はＲＡＭ 、５はＥＰＲＯＭ 、
６ ａ６ｂはパンファゲート、７ａ、７ｂは制御ライン
、８は出力バス、９はマイクロコンピュータ、１６はア
ドレス情報線、１７ａは空領域のアドレスを読み出した
ときにバッファ６ａをＯＮするため信号を出力する空領
域選択回路、１７ｂはＥＦＲＯＭ領域（プログラム領域
）のアドレスを読み出したときにバッファ６ｂをＯＮす
るための信号を出力するＥＦＲＯＭ領域選択回路である
。１８は°ＦＦ”出力回路であり、６ａがＯＮしたとき
にバスに対してデータ“ＦＦ“を出力する機能を持つ。
また、１０は外部バス、１１はＥＦＲＯＭプログラマ、
１２はホストコンピュータ、１３はＥＰＲＯＭプログラ
マｌｌ内のＲＡＭ 、１４はプログラム領域、１５は空
領域である。
１２はホストコンピュータ、１３はＥＰＲＯＭプログラ
マｌｌ内のＲＡＭ 、１４はプログラム領域、１５は空
領域である。
次に動作について説明する。
ＥＦＲＯＭ ５への書き込み処理では、ＥＰＲＯＭ ５
に対して、ブランクチエツクを行い、次に実際の書き込
みを行い、最後に正しく書き込まれたかどうかのベリフ
ァイチエツクを行う。ベリファイチエツクは、ＥＰＲＯ
Ｍプログラマ１１のＲＡＭ １１中のプログラム領域１
４にあるプログラムが、正確にＥＦＲＯＭ ５に転送さ
れたかを調べるものである。これらの内容が一致したか
どうかをＣＰＵ １でチエ７りする。さてＣＰＩＩ
１がＥＰＲＯＭプログラマ１１のＲＡＭ １３中の
プログラム領域１４を読み出した場合は、このアドレス
信号はアドレス情報線１６を介して再選択回路１７ａ、
１７ｂに与えられる。
に対して、ブランクチエツクを行い、次に実際の書き込
みを行い、最後に正しく書き込まれたかどうかのベリフ
ァイチエツクを行う。ベリファイチエツクは、ＥＰＲＯ
Ｍプログラマ１１のＲＡＭ １１中のプログラム領域１
４にあるプログラムが、正確にＥＦＲＯＭ ５に転送さ
れたかを調べるものである。これらの内容が一致したか
どうかをＣＰＵ １でチエ７りする。さてＣＰＩＩ
１がＥＰＲＯＭプログラマ１１のＲＡＭ １３中の
プログラム領域１４を読み出した場合は、このアドレス
信号はアドレス情報線１６を介して再選択回路１７ａ、
１７ｂに与えられる。
すると一方のＥＰＲＯＭ ＳＲ域選択回路１７ｂが制御
ライン７ｂを介して制御信号を出力し、ノ飄・ノファゲ
ート６ｂをＯＮとする。するとＥＦＲＯＭ ５に記憶さ
れたプログラムが読み出され、ＥＰＲＯＭプログラマ１
１のプログラム領域１４の内容とが比較され、これらの
値が一致し、ベリファイチエツクは安定した出力をして
終了する。
ライン７ｂを介して制御信号を出力し、ノ飄・ノファゲ
ート６ｂをＯＮとする。するとＥＦＲＯＭ ５に記憶さ
れたプログラムが読み出され、ＥＰＲＯＭプログラマ１
１のプログラム領域１４の内容とが比較され、これらの
値が一致し、ベリファイチエツクは安定した出力をして
終了する。
またＣＰＵ １がＥＰＲＯＭプログラマ１１のＲＡＭ
１３中の空領域１５を読み出した場合は、このアドレス
信号は同様にアドレス情報線１６を介して再選択回路１
７ａ、１７ｂに与えられる。すると他方の空領域選択回
路１７ａが制御ライン７ａを介して制御信号を出力し、
バッファゲート６ａをＯＮとする。そして“ＦＦ”出力
回路１８の内容“ＦＦ”が読み出され、［ｉＦＲＯＭプ
ログラムマ１１内の空領域１５の値と比較される。空領
域１５の内容も全てＦＦ″であるので、これらの値は−
敗し、ベリファイは安定した出力をして終了する。
１３中の空領域１５を読み出した場合は、このアドレス
信号は同様にアドレス情報線１６を介して再選択回路１
７ａ、１７ｂに与えられる。すると他方の空領域選択回
路１７ａが制御ライン７ａを介して制御信号を出力し、
バッファゲート６ａをＯＮとする。そして“ＦＦ”出力
回路１８の内容“ＦＦ”が読み出され、［ｉＦＲＯＭプ
ログラムマ１１内の空領域１５の値と比較される。空領
域１５の内容も全てＦＦ″であるので、これらの値は−
敗し、ベリファイは安定した出力をして終了する。
かくして、ＥＰＲＯＭプログラマ１１のＲＡＭ １３の
容量がＥＦＲＯＭ ５の容量より大きくても、Ｆａｉｌ
Ｓｔｏｐ 力発生せず、ＥＦＲＯＭ ５へのプログラム
書き込みが安定して行われる。したがって特別にＲＡＭ
１３内のプログラム領域１４を特に指定する必要もなく
、また指定用に特別なプログラムや付加回路を設けるこ
とも不要となる。
容量がＥＦＲＯＭ ５の容量より大きくても、Ｆａｉｌ
Ｓｔｏｐ 力発生せず、ＥＦＲＯＭ ５へのプログラム
書き込みが安定して行われる。したがって特別にＲＡＭ
１３内のプログラム領域１４を特に指定する必要もなく
、また指定用に特別なプログラムや付加回路を設けるこ
とも不要となる。
なお、空領域選択回路１７ ａ 、 ＥＰＲＯＭ領域選
択回路１７ｂは両頭域を判別する信号を出力できるもの
であればよい。例えば第２図に示すように、空領域選択
回路１７ａを部分ＮＯＲ回路、ＥＰＲＯＭ領域選択回路
１７ｂを３人力Ｎ Ｏ−Ｒ回路により構成し、アドレス
情報線１６にアドレス信号Ａ１４〜Ａ００を与え、チッ
プイネーブルＣＥ、アウトプットイネーブルＯＥにより
両頭域を判別させてもよい。
択回路１７ｂは両頭域を判別する信号を出力できるもの
であればよい。例えば第２図に示すように、空領域選択
回路１７ａを部分ＮＯＲ回路、ＥＰＲＯＭ領域選択回路
１７ｂを３人力Ｎ Ｏ−Ｒ回路により構成し、アドレス
情報線１６にアドレス信号Ａ１４〜Ａ００を与え、チッ
プイネーブルＣＥ、アウトプットイネーブルＯＥにより
両頭域を判別させてもよい。
また“ＦＦ″を出力する回路についても上記の機能を有
するものであれば実施例以外の回路であっても本発明の
効果を奏する。また、ＥＰＲＯＭに代え、不揮発性メモ
リであれば他のメモリを用いてもよい。
するものであれば実施例以外の回路であっても本発明の
効果を奏する。また、ＥＰＲＯＭに代え、不揮発性メモ
リであれば他のメモリを用いてもよい。
本発明によれば、専用書き込みモードを持たないプログ
ラマを使用して、書き込み処理を行う際に、空領域を読
み出した場合“ＦＦ”を出力する。
ラマを使用して、書き込み処理を行う際に、空領域を読
み出した場合“ＦＦ”を出力する。
これよりベリファイエラーを発生しなくなり、書き込み
の処理を簡易化できる。これはプログラマの容Ｎに比ベ
マイクロコンピュータに内蔵されたメモリの容量が小さ
い場合にプログラマに対しプログラム領域を指定する処
理が不要になる。
の処理を簡易化できる。これはプログラマの容Ｎに比ベ
マイクロコンピュータに内蔵されたメモリの容量が小さ
い場合にプログラマに対しプログラム領域を指定する処
理が不要になる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すマイクロコンピュー
タ及びその周辺の概念図、第２図は領域選択回路の具体
的例を示す図、番４７第３図は従来のマイクロコンピュ
ータ及びその周辺の概念図である。 １・・・ＣＰＵ 、２・・・内部ハス、３・・ＲＡＭ
、 ４−ＲＯＭ 、 ５−ＥＰＲＯＭ 、 ６ａ
〜６Ｃ・・・バッファゲート、７ａ、７ｂ・・・制
御ライン、８・・・出力バス、９・・・マイクロコンピ
ュータ、１０・・・外部バス、１１・・・ＥＰＲＯＭプ
ログラマ、１２・・・ホストコンピュータ、１３・・・
ＲＡＭ 、１４・・・プログラム領域、１５・・・空領
域、１６・・・アドレス情報線、１７ａ・・・空領域選
択同品、１７ｂ・・・ＥＰＲＯＭ領域選択回路、１８・
・・“ＦＦ”出力回路。 代理人 弁理士 宮 園 純
タ及びその周辺の概念図、第２図は領域選択回路の具体
的例を示す図、番４７第３図は従来のマイクロコンピュ
ータ及びその周辺の概念図である。 １・・・ＣＰＵ 、２・・・内部ハス、３・・ＲＡＭ
、 ４−ＲＯＭ 、 ５−ＥＰＲＯＭ 、 ６ａ
〜６Ｃ・・・バッファゲート、７ａ、７ｂ・・・制
御ライン、８・・・出力バス、９・・・マイクロコンピ
ュータ、１０・・・外部バス、１１・・・ＥＰＲＯＭプ
ログラマ、１２・・・ホストコンピュータ、１３・・・
ＲＡＭ 、１４・・・プログラム領域、１５・・・空領
域、１６・・・アドレス情報線、１７ａ・・・空領域選
択同品、１７ｂ・・・ＥＰＲＯＭ領域選択回路、１８・
・・“ＦＦ”出力回路。 代理人 弁理士 宮 園 純
Claims (1)
- プログラマによりプログラムが書き込まれるマイクロコ
ンピュータであって、書き換え可能な不揮発性メモリと
、この不揮発性メモリに接続された一方のゲート回路と
、一定の値を記憶する回路と、この回路に接続された他
方のゲート回路と、前記不揮発性メモリのアドレス信号
が与えられて前記一方のゲート回路を開とする一方の選
択回路と、前記不揮発性メモリのアドレス以外の信号が
与えられて前記他方のゲート回路を開とする他方の選択
回路とを備えたことを特徴とするマイクロコンピュータ
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185627A JPH0476681A (ja) | 1990-07-13 | 1990-07-13 | マイクロコンピュータ |
| US07/683,222 US5333292A (en) | 1990-07-13 | 1991-04-10 | Microcomputer for selectively accessing non-volatile memory and other storage unit in response to allocated address inputs |
| DE4113590A DE4113590C2 (de) | 1990-07-13 | 1991-04-25 | Mikrocomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185627A JPH0476681A (ja) | 1990-07-13 | 1990-07-13 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476681A true JPH0476681A (ja) | 1992-03-11 |
Family
ID=16174095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185627A Pending JPH0476681A (ja) | 1990-07-13 | 1990-07-13 | マイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5333292A (ja) |
| JP (1) | JPH0476681A (ja) |
| DE (1) | DE4113590C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8623581B2 (en) | 2011-03-17 | 2014-01-07 | Ricoh Company, Ltd. | Electrostatic image developing toner, developer, and image forming apparatus |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471842B2 (ja) * | 1993-03-29 | 2003-12-02 | 株式会社東芝 | データ管理装置、データ記憶装置およびデータ管理方法 |
| US5829013A (en) | 1995-12-26 | 1998-10-27 | Intel Corporation | Memory manager to allow non-volatile memory to be used to supplement main memory |
| US6182188B1 (en) | 1997-04-06 | 2001-01-30 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US6311290B1 (en) | 1997-02-14 | 2001-10-30 | Intel Corporation | Methods of reliably allocating, de-allocating, re-allocating, and reclaiming objects in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US6141740A (en) * | 1997-03-03 | 2000-10-31 | Advanced Micro Devices, Inc. | Apparatus and method for microcode patching for generating a next address |
| US6088759A (en) * | 1997-04-06 | 2000-07-11 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
| US5983337A (en) * | 1997-06-12 | 1999-11-09 | Advanced Micro Devices, Inc. | Apparatus and method for patching an instruction by providing a substitute instruction or instructions from an external memory responsive to detecting an opcode of the instruction |
| US6438664B1 (en) | 1999-10-27 | 2002-08-20 | Advanced Micro Devices, Inc. | Microcode patch device and method for patching microcode using match registers and patch routines |
| DE10164415A1 (de) * | 2001-12-29 | 2003-07-17 | Philips Intellectual Property | Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3318083A1 (de) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem speicher und einer zugriffskontrolleinheit |
| US4720812A (en) * | 1984-05-30 | 1988-01-19 | Racal-Milgo, Inc. | High speed program store with bootstrap |
| US4713756A (en) * | 1985-02-28 | 1987-12-15 | Westinghouse Electric Corp. | Non-volatile memory device for a programmable controller |
| US4791603A (en) * | 1986-07-18 | 1988-12-13 | Honeywell Inc. | Dynamically reconfigurable array logic |
| US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
| US5222226A (en) * | 1988-03-18 | 1993-06-22 | Fujitsu Limited | Single-chip microprocessor having variable memory address mapping |
| JPH0724029B2 (ja) * | 1988-04-13 | 1995-03-15 | 日本電気株式会社 | エミュレーション装置 |
| JPH027298A (ja) * | 1988-06-24 | 1990-01-11 | Nec Corp | Ｐｒｏｍ内蔵デバイス |
| JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
-
1990
- 1990-07-13 JP JP2185627A patent/JPH0476681A/ja active Pending
-
1991
- 1991-04-10 US US07/683,222 patent/US5333292A/en not_active Expired - Fee Related
- 1991-04-25 DE DE4113590A patent/DE4113590C2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8623581B2 (en) | 2011-03-17 | 2014-01-07 | Ricoh Company, Ltd. | Electrostatic image developing toner, developer, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5333292A (en) | 1994-07-26 |
| DE4113590A1 (de) | 1992-01-23 |
| DE4113590C2 (de) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10445088B2 (en) | System boot code clone | |
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| JP3301047B2 (ja) | 半導体メモリシステム | |
| US6505278B1 (en) | Method for flashing ESCD and variables into a ROM | |
| JPH0476681A (ja) | マイクロコンピュータ | |
| US20030084232A1 (en) | Device and method capable of changing codes of micro-controller | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| JP2003140963A (ja) | 半導体記憶システム | |
| US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
| JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
| US20030076733A1 (en) | Synchronous flash memory command sequence | |
| JPH0799636B2 (ja) | 半導体記憶装置 | |
| JPH01118933A (ja) | シングルチップマイクロコンピュータ | |
| US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source | |
| JPH10143448A (ja) | メモリシステム | |
| JP4542556B2 (ja) | 半導体記憶システム | |
| JPS61246997A (ja) | 電気的消去・再書込み可能型読出し専用メモリ | |
| KR890002470B1 (ko) | ROM에뮬레이터(Emulator) | |
| TWI701553B (zh) | 反及閘快閃記憶體的讀取方法 | |
| JPH11249970A (ja) | ライトプロテクト制御回路 | |
| JPH0334196A (ja) | 不揮発性メモリ回路 | |
| JPH01100799A (ja) | 読出し専用メモリ制御回路 | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPH0836499A (ja) | マイクロコンピュータ | |
| JPS617947A (ja) | 制御記憶装置 |