JPH03192764A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 童呈上■坦■立国 本発明は、光信号を電気信号に変換する固体撮像装置に
関し、特に、その光電変換特性が圧縮特性である非線形
光電変換装置を有する固体撮像装置に関するものである
。

従米象故街 固体Ｉ最像装置は、小型．軽量で低消費電力であるのみ
ならず、画像歪や焼き付きがなく、振動や磁界などの環
境条件に強い。また、ＬＳＩと共通あるいは類似の工程
で製造できることから、信転性が高く、量産にも適して
いる。このため現在、１次元面体橢像装置はファクシミ
リなどに、２次元面体撮像装置はビデオカメラなどに幅
広く用いられている。

Ｉが”′　しようとする晋 しかしながら、多くの固体撮像装置は、銀塩フィルムと
比較してダイナミックレンジが狭く、このため露光量を
精密に制御する必要があり、また露光量を精密に制御し
ても、暗い部分が黒くつぶれたり、明かるい部分が飽和
したりすることが生じやすいという欠点がある。

本発明はこれらの問題を解決し、ダイナミックレンジが
広く、高輝度から低輝度までを高精度に撮像することの
できる固体撮像装置を提供することを目的とする。

課題を”ンするためのー 上記目的を達成するため、本発明の固体撮像装置は、入
射した光量に応じた光電流を発生しうる感光手段と、前
記光電流を入力するＭＯＳトランジスタと、前記ＭＯＳ
トランジスタを閾値電圧以下で且つサブスレッショール
ド電流が流れうる状態にバイアスするバイアス手段と、
からなり、前記ＭＯＳトランジスタはサブスレッショー
ルド電流特性により前記光電流を対数圧縮変換するよう
になっている。

そして、前記ＭＯＳトランジスタの出力はＣＣＤ等の信
号転送部に供給される。

カＬづ１ ＣＣＤをはじめとする多くの固体撮像装置のダイナミッ
クレンジの狭さは、主として信号転送部において多くの
信号電荷を転送できないことに起因している。しかるに
、本発明の構成によると、光電変換部において信号電荷
が圧縮される。すなわち、信号電荷は光電変換部におい
て入射光量の対数値に圧縮されることにより予め少量の
信号電荷となり、その後、信号転送部を経て出力信号と
なる。このため、本発明の固体撮像装置では、信号転送
部のダイナミックレンジの影響を受けず、高輝度から低
輝度までを高精度に撮像できることになる。

夫」Ｌ炭 まず、本発明の具体例を説明する前に、本発明の対数圧
縮変換の原理について述べる。

ＭＯＳトランジスタでは、ゲート電圧が閾値電圧以下の
ときサブスレッショールド電流（ｓｕｂ−　ｔｈｒｅｓ
ｈｏｌｄ　ｃｕｒｒｅｎｔ）と呼ばれる微少電流が流れ
る。

これはゲート酸化膜直下のシリコン表面が弱反転（ｗｅ
ａｋ　ｉｎｖｅｒｓｉｏｎ）状態になることに起因して
おり、サブスレッシコールド電流は、一般にＭＯＳＩ−
ランジスタの好ましくない特性の１つと考えられて来た
。本発明の固体撮像装置では、このサブスレッショール
ド電流を逆に利用して光電変換特性を制御するようにし
ている。

サブスレッショールド電流は以下のようにあらわされる
（参考文献；Ｒ．Ｍ．Ｓｗａｎｓｏｎ　ａｎｄ　Ｊ．Ｄ
．Ｍｅｉｎｄｌ，　”Ｉｏｎ−ｉｍｐｌａｎｔｅｄ　ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ　ｔｒａｎｓｉｓｔ
ｏｒｓ　ｉｎ　ｌｏｗ−ｖｏｌｔａｇｅ　ｃｉｒｃｕｉ
ｔｓ，”　ＩＥＥＥ　Ｊｏｕｒｎａｌｏｆ　Ｓｏｌｉｄ
−Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，　ｖｏｌ．　ＳＣ−
７，　Ｎｏ．２＋　ｐｐ。

１４６−１５３，　Ａｐｒ．　１９７２）。

すなわち、ＭＯＳトランジスタのドレイン電流１、は、
ｎチャネルＭＯＳＩ−ランジスタの場合、ｙ　ｃ　　ｖ
　ｓ　＜　ｖ　ｔ　＋　ｎ　（　ｋＴ　／　ｑ　）のと
き・＜１−ｅｘｐ（÷（■。一ｖｓ　））　｝ここで ・・・・・・・・−・−・・・−・・−−−−−一−−
−−■■６；ゲート電圧　■Ｄ：　ドレイン電圧Ｖｓ；
ソース電圧　■ア；閾値電圧 Ｚ；トランジスタチャネル幅 Ｌ；トランジスタチャネル長 μｎ；電子移動度　ｑ；電子電荷量 に；ボルツマン定数　Ｔ；絶対温度 Ｃｏ；ゲート絶縁膜容量 Ｃｆ５＝　ｑ　Ｎｆｓ であり、Ｃｄ　、空乏層容量　Ｎｆｓ；表面準位密度で
ある。

Ｎｆｓ＝Ｏのときにはｍ＝ｎであり、このとき０式より
、 １０　＝　１００　ｅｘｐ（十（Ｖｃ　　Ｖｓ　　Ｖｔ
　）　）■ を得る。

一ト・ソース間電圧の指数函数であることを示している
。

本発明では、以下に示すように、ＭＯＳトランジスタの
前記微少電流特性を積極的に利用する。

以下本発明の実施例を図面を参照しつつ説明する。

第１図は、本発明に係る固体描像装置内の１画素の構成
例を示したものである。

ここで、ｐｎ接合フォトダイオード（１）が感光部を形
成し、そのアノードがｎチャネルＭＯＳトランジスタ（
２ａ）のドレイン（Ｄ）とゲート（Ｇ）に接続されてい
る。また、フォトダイオード（１）のカソードにはＤＣ
（直流）電圧■、が、ＭＯＳ）ランジスタ（２ａ）のソ
ース（Ｓ）にはＤＣ＠圧ＶＳＳが、ＭＯＳ）ランジスタ
（２ａ）のバックゲート　（基板）にはＤＣ電圧ｖ　ｓ
ｕｓが印加されている。なお、ここで■。ｐ＞Ｖｓｓ＞
Ｖｓｕｍであり、フォトダイオード（１）には逆バイア
スが、ＭＯＳ）ランジスタ（２ａ）のソース（Ｓ）およ
びドレイン（Ｄ）　　と基板にも逆バイアスが印加され
ている。

感光部に光が入射すると光の強度に比例した光電流Ｉ、
がフォトダイオード（１）のカソードからアノードへ流
れる。

一方Ｍ　ＯＳ　トランジスタ（２ａ）を流れる電流■ゎ
は、 ■。＝■。だから のとき０式より ＩＤ　＝ＩＤＯｅｘｐ［、Ｗ、　（ＶＧ　　Ｖｓｓ　Ｖ
Ｔ　）　］−・−・〜・−・・−・−・・・−・・−■
となる。

定常状態では ■。−■。

だから、 １、＝Ｉ＋、。”ｘｐ（ｎｋＴ（■。ＶｓｓＶｔ））−
・−・・−■ を得る。これより となり、０式が満たされていれば、光電流が対数変換さ
れて電圧Ｖ、となることが分る。

０式は、以下に示すように、Ｖ　、、、電圧を調整する
ことにより満足させることができる。

０式より■、は■７の函数であり、一方■７は次のよう
にあられされる。

Ｖ、＝Φ）Ｉｓ　　（ｌ　Ｎｆｓ／　Ｃｏ　＋　２Φｆ
＋ｆ５］百］ｑ　　　　　　　　ｆ　　＋　　　　　　
ｓｕｍ　　　／Ｃ。

−・・・・−・−■ ここで Φ□； Φｆ　； εＳｉ； ε０　　； ゲート電極とシリコン基板の仕事函数差シリコン基板フ
ェルミレベル シリコン比誘電率 真空誘電率 Ｎｓ　　；シリコン基板不純物濃度 すなわち、０式よりｖｓｓ　　Ｖ、。（・Ｖ、−Ｖ、□
）によって■アが変化し、これによって１．も変化する
ことから、ｖ　ｓｕｍを適切に設定することによって０
式を満たす動作状態とすることができるのである。

以下実例を挙げて説明する。

ここで、次の定数を用いる。

ＮＩＩ＝　Ｉ　ＸＩＯ”７ｃｍ３ Ｚ／Ｌ＝１ ｕ　ｎ　＝　１００１００Ｏ／　Ｖ　°５ｅｅＴ＝３０
０Ｋ Ｃｏ　＝３．５Ｘ１０−”Ｆ　７ｃｍ”ゲート電極をア
ルミニウムとすれば上記基板濃度のとき Φ□＝−０，９Ｖ となる。

また、簡単のために Ｃｄ　＝Ｃｒｓ＝０．Ｎｆｓ＝０ とすれば、 ｍ＝ｎ＝１ となる。

このとき ■、。＝ｌＯ００ｘ３．５ｘｌＯ−”ｘ　（０，０２６
）”ｘｏ、３６８＝８．７０Ｘ１０−” 一方、閾値電圧は Ｖｓ　　Ｖｓｕｍ＝ＯＶのとき ＶＴ　（０）　＝−０，９＋０．５８ Ｖｓ　　Ｖｓｕｍ＝５Ｖのとき ■ア　（５）　　−０，９１ 素子面照度として、以下の範囲を対象とする。

０．１１　ｘ　〜１０’　１２　ｘ このときフォトダイオードの面積を１００μｍ２とすれ
ば、光電流１ｐは大略以下のようになる。

ＩＱ−１４〜１０−’Ａ 上記光電流と０式よりｖ（、−ｖｓｓは下記範囲となる
。

ＶＴ−０，０６〜■アー０．３６ すなわち、 Ｖ、　−ｖｓｕｌｌ　＝ＯＶ（Ｄト＠　　０．０２〜−
０．２８Ｖ、　　ＶＳＵＩ干５Ｖの七き　０．８５〜０
．５５となり、Ｖｓ　　Ｖｓｕｍ＝ＯＶのときには０式
は満足しないが、Ｖ、−Ｖ、□＝５Ｖとすれば０式が満
足されることが分る。以上のように、■、。を適切な電
圧とすることによって、光電流を対数圧縮した電圧に変
換することができる。

第２図は、第１図に示した実施例に積分回路を付加した
固体撮像装置の１画素の構成例を示したものである ここで、ｐｎ接合フォトダイオード（１）が感光部を形
成し、このアノードが第１のｎチャネルＭＯＳトランジ
スタ（２ａ）のドレインとゲートおよび第２のｎチャネ
ルＭＯ３）ランジスタ（２ｂ）のゲートに接続されてい
る。また、フォトダイオード（１）のカソードにはＤＣ
電圧■。、が第１ＭＯＳトランジスタ（２ａ）のソース
にはＤＣ電圧■８，１が、第２Ｍ０Ｓトランジスタ（２
ｂ）のドレインにはＤＣ電圧■Ｄ１１□が印加されてい
る。さらに、第２Ｍ０Ｓトランジスタ（２ｂ）のソース
は容１ｃのコンデンサ（３）を介してＤＣ電圧ｖ　ｓｓ
ｔに接続されている。

一方、第１Ｍ０３）ランジスタ（２ａ）の基板にはＤＣ
電圧ＶＳＵ□が印加され、第２ＭＯ３）ランジスタ（２
ｂ）の基板は、第２Ｍ０Ｓトランジスタ（２ｂ）が第１
Ｍ０３Ｉ−ランジスタ（２ａ）と同一の基板上またはウ
ェル内に形成される場合にはＤＣ電圧ｖ、ｕ□が印加さ
れ、第２Ｍ０Ｓトランジスタ（２ｂ）が第１Ｍ０Ｓ）ラ
ンジスタ（２ａ）と異なる基板上またはウェル内に形成
される場合にはＤＣ電圧Ｖ　！Ｌ１ｍ！が印加または第
２Ｍ０３）ランジスタ（２ｂ）のソースに接続されてい
る。

この実施例では、以下に示すように、光電流■、の積分
値が対数圧縮されて、第２Ｍ０３Ｉ−ランジスタ（２ｂ
）のソースとコンデンサ（３）の接続点の電圧Ｖ。とな
る。

以下の説明では、第１Ｍ０３）ランジスタ（２ａ）と第
２Ｍ０３ｌ−ランジスタ（２ｂ）の特性を同一と仮定し
、また、第２Ｍ０３ｌ−ランジスタ（２ｂ）の基板が第
２Ｍ０３Ｉ−ランジスタ（２ｂ）のソースに接続されて
いる場合について行う。

第１および第２Ｍ０３）ランジスタ（２ａ）　（２ｂ）
のゲート電圧を■。とすれば０式より となり、第２Ｍ０３）ランジスタ（２ｂ）を流れる電流
Ｉ２は０式より Ｉｚ　＝ＩＤＤ　ｅｘｐ（、Ｈ−ｒ　（ｖｃ　　Ｖ。ｖ
ｔ））を得る。

また、次の関係が成り立つ。

■、＠）、０式より次式を得る。

すなわち ｅＸＰ（，１７（Ｖｏ　　Ｖｓｓ＋））　ｄＶ。

＝ユ’−ｄ　ｔ −・−・−・−・−・−・・＠ １＝０のとき■。＝ＶＯＩとして０式を積分すると ！　、　　ｄ　ｔ　＋ｅｘｐ　　（７」トＦ　（Ｖ　ｏ
ｒ　　Ｖ　ｓｓ＋）　）　）を得る。

０式は、光電流■、の積分値と■。Ｉ　　ｖｓｓ＋で決
まる一定値との和が電圧Ｖ。に対数変換されることを示
している。この一定値はＶＯＩ　　ｖｓｓ＋が小さいほ
ど小さくなることから、第１ＭＯＳトランジスタ（２ａ
）のソース電圧に対して■。の初期値■。１を低く設定
すればより正確に対数変換できることになる。

以上述べた回路により得られた出力電圧は、たとえば電
位平衡法（武石、香山監訳“電荷転送デバイス’　ｐ、
　４３を参照）などによってＣＣＤに電荷入力すること
ができる。この場合、ＣＣＤへの電荷入力後、ｖ０電位
を初期値Ｖ。Ｉに設定した後、再び積分を開始すること
が必要となる。第３図および第４図（ａ）及び（ｂ）は
このための回路およびパルスタイミングを示したもので
ある。パルスタイミングは、ＣＣＤへの電荷入力に電荷
平衡法を用いている。

第３図ではリセットのために第３Ｍ０３）ランジスタ（
２ｃ）を用いているが、第４図ではトランジスタの追加
を行わず、第２Ｍ０Ｓトランジスタ（２ｂ）のドレイン
にパルスを印加するようにしている。

いずれの場合にも、ここでは３相駆動ＣＣＤが用いられ
ており、Φ１．Φ２．Φ３のパルスによって電荷が転送
される。また、ｖつにはＤＣ電圧が印加され、この電極
直下のチャネル電位と、Ｖｏが接続された電極直下のチ
ャネル電位の差によって信号電荷が注入される。

以下に動作の説明を行う。

１＝１．でΦつが高レベル（第３図の場合）又はΦ、が
低レベル（第４図の場合）になると、■。

は電圧Ｖ　５５２に設定される。その後ｖ０は０式に従
って（但し■。Ｉ＝Ｖｆｆ３２）増加していく。１＝１
゜でΦ、が低レベルになると、■。−ｖｌに比例した電
荷がｖ０電極直下に蓄積される。ｔ＝ｔ３でΦ１が高レ
ベルになると、この蓄積電荷がΦ、電極直下に転送され
る。以後Φ２．Φ、が順次高レベルになることにより信
号電荷はＣＣＤシフトレジスク内を転送されて行＜、ｔ
＝ｔａで再びΦ１が高レベル又はΦ。が低レベルになり
、■。は再び電圧■、。に設定され、次の積分が開始さ
れる。

以上のようにして、対数圧縮された信号をＣＣＤへ電荷
注入し、転送することができる。

第５図は、ＣＣＤへの電荷注入に関し、第３図第４図と
異なる実施例について示したものである。

本実施例では、第３図と第４図の実施例における第２Ｍ
０３）ランジスタ（２ｂ）がＣＣＤと統合されている。

すなわち、第５図（ａ）に示すように、感光部のｐｎ接
合フォトダイオード（１）のカソードにはＤＣ電圧■、
が印加され、該フォトダイオード（１）のアノードは、
ＭＯＳ）ランジスタ（２ａ）のゲートとドレインおよび
ＣＣＤの第１電極と接続されている。また、該ＭＯ３）
ランジスタ（２ａ）のソースにはＤＣ電圧■８．が印加
され、ＣＣＤの第２電極にはＤＣ電圧ｖｌｌが印加され
ている。ＣＣＤの第３電極にはΦ、パルスが、第４電極
にはΦ２パルスが、第５電極にはΦ、パルスが印加され
、Φ１．Φ２．Φ３パルスは第６電極以降の電極に順に
印加される。一方ＣＣＤの入力ダイオード（５０）には
Φ。パルスが印加される。

これらのパルスのタイミングを第５図（ｂ）に、断面図
に対応した各部のチャネル電位を第５図（Ｃ）に示す。

以下に動作の説明を行う。

１＝１．においてΦ、が低レベルになると、電子が■６
電極下を通って■え電極下に注入される。

ｔ＝ｔｚでΦ。が高レベルになると、過剰な電子が入力
ダイオードにもどる０以上がリセット動作に相当し、こ
の動作のあと積分状態にはいる。この状態では、■、電
極直下の電子がＶ、電極下を通って人力ダイオード（５
０）に放出されて行く。これは、入力ダイオード（５０
）から■い電極直下部分に電流が流れることに相当し、
この電流値は■。電圧とＶＲ電極直下部分の電圧差の指
数函数となる。

すなわち、本実施例の構成では、ＣＣＤの入力ダイオー
ド（５０）が第４図における第２Ｍ０３）ランジスタ（
２ｂ）のドレインに相当し、ＣＣＤの第２ゲート直下に
蓄積される電子が第２Ｍ０３Ｉ−ランジスタ（２ｂ）の
ソースおよびソースに接続されたコンデンサに蓄積され
る電荷に相当することになる。

以上のようにして積分が行われ、１＝１３で積分期間が
終了したあと１＝１４でΦ、が高レベルになり、■や電
極直下に蓄積された電子がＣＣＤへ転送される。

次に高速動作への対応について述べる。

第１図〜第５図において、第１ＭＯＳトランジスタ（２
ａ）のゲート部分には浮遊容量があり、高速動作のため
には、この浮遊容量が積分時間に対して充分短い時間で
充放電し、光電流■、の変化に追従する必要がある。第
１ＭＯＳトランジスタ（２ａ）はゲートとドレインが接
続されているため、前記浮遊容量の放電（光電流Ｔ、が
大から小への変化）はＭＯＳ）ランジスタにより行われ
るが、充電（光電流■、が小から大への変化）は光電流
■２によって行わなければならず、後者は前者に比し時
間を要することになる。第６図はかかる問題に鑑みた実
施例を示したものであり、第１ＭＯＳトランジスタ（２
ａ）のゲートにプリチャージ（予備充電）トランジスタ
（２ｐ）が付加されている。積分開始前に該プリチャー
ジトランジスタ（２ｐ）をプリチャージパルスΦ２によ
って導通状態として第１ＭＯＳトランジスタ（２ａ）の
ゲート電位を高くしておくと、積分開始とともに第１Ｍ
ＯＳトランジスタ（２ａ）は放電状態となるので、光電
流に対応したゲート電圧を短時間で得ることができる。

第７図は第６図のプリチャージトランジスタ（２ｐ）に
ｐチャネルＭＯＳトランジスタを用いた実施例を示した
ものである。同図において、（イ）は平面図、（ロ）は
電気回路図、（ハ）は構造断面図である。本実施例では
ｐチャネルＭＯ３）ランジスタのドレインがフォトダイ
オードのアノードを兼ねている。すなわち、本実施例に
おいてはＰ型基板（４）上にｎウェル（５）を形成し、
該ｎウェル（５）をフォトダイオード（１）のカソード
とし、その上部に拡散形成されたＰ″領域６）をアノー
ドとする。更に、ｎウェル（５）上にｐチャネルＭＯ３
）ランジスタ（２ｐ）を形成し、その際、前記Ｐ゛領域
６）を該ｐチャネルＭＯ３Ｉ−ランジスタ（２ｐ）のド
レインとすることにより前記Ｐ”ＳＮ域（６）をフォト
ダイオード（１）のアノードと共用する。

尚、ｎウェル（５）上のもう１つのｐ　＋　ｋｌ域（７
）は前記トランジスタ（２ｐ）のソースとなっている。

このような構成において、ｎウェル（５）にアルミニウ
ム電極（８）からｎ″領域９）を介してＤＣ電圧■。を
、ｐチャネルＭＯ３Ｉ−ランジスタ（２ρ）のソース（
７）にＤＣ電圧■、を、ゲートにはその電極（ｌＯ）に
プリチャージパルスΦ、を印加する。またＰ基板（４）
上にはｎチャネルＭＯＳトランジスタ（２ａ）やＣＣＤ
を形成し、第１図〜第５図の回路を形成することができ
る。ｎチャネルＭＯ３Ｉ−ランジスタ（２ａ）はｎ″領
域１３）　（１４）をそれぞれソース。

ドレインとし、（１５）をゲート電極として構成されて
いる。本発明に直接関係ないが、第７図においてｐチャ
ネルＭＯＳトランジスタ（２ｐ）のゲート電極（ｌＯ）
の上方のアルミニウム配線（１１）はポリシリコンより
成るゲート配線の抵抗値を小さくするために設けられて
いる。（１２）は絶縁膜である。

光凱■四来 以上説明した通り、本発明によれば、光信号を対数圧縮
した電気信号に変換することができる。

また、対数圧縮は光電変換部で行われるため、信号転送
部のダイナミックレンジの影響を受けず、高輝度から低
輝度までを高精度に撮像することが可能となる。更に、
本発明ではＭＯＳ）ランジスタを用いるので高集積化が
容易であり、またＣＣＤを同一チップ上に形成し、信号
転送部とすることも容易であるという長所も有する。

【図面の簡単な説明】

図はいずれも本発明の固体撮像装置に関するものであっ
て、第１図は信号変換部について第１の実施例を示す回
路図、第２図は同じく第２の実施例の回路図である。第
３図、第４図は第２図の実施例についてその出力をＣＣ
Ｄに入力するようにした場合の構成及び動作説明図、第
５図は第２図の実施例についてその出力をＣＣＤに入力
するようにした場合の構成及び動作説明図である。第６
図は第２図の実施例に更に予備充電機能を付加させた場
合の回路図であり、第７図はその具体的構成例を示す図
である。 （１）・・・ｐｎ接合ダイオード（感光手段）。 （２ａ）−一第１ＭＯＳトランジスタ。 （２ｂ）−・・第２Ｍ０３）ランジスタ。 （２Ｐ）−・−プリチャージトランジスタ。 （５０）−−ＣＣＤの入力ダイオード。

Claims (9)

【特許請求の範囲】
1. （１）入射した光量に応じた光電流を発生しうる感光手
   段と、前記光電流を入力するＭＯＳトランジスタと、前
   記ＭＯＳトランジスタを閾値電圧以下で且つサブスレッ
   ショールド電流が流れうる状態にバイアスするバイアス
   手段と、からなり、前記ＭＯＳトランジスタはサブスレ
   ッショールド電流特性により前記光電流を対数圧縮変換
   することを特徴とする固体撮像装置。
2. （２）第１ＭＯＳトランジスタのドレインとゲートを前
   記感光手段と接続したことを特徴とする第１請求項に記
   載の固体撮像装置。
3. （３）第１ＭＯＳトランジスタのドレインとゲートおよ
   び第２ＭＯＳトランジスタのゲートを前記感光手段と接
   続し、前記第２ＭＯＳトランジスタのソースをコンデン
   サと接続したことを特徴とする第１請求項に記載の固体
   撮像装置。
4. （４）前記第２ＭＯＳトランジスタのドレインにパルス
   電圧を印加するようにしたことを特徴とする第３請求項
   に記載の固体撮像装置。
5. （５）第１ＭＯＳトランジスタのドレインとゲートおよ
   びＣＣＤの第１のゲートを前記感光手段と接続し、該Ｃ
   ＣＤの第２のゲートに直流電圧を印加するようにしたこ
   とを特徴とする第１請求項に記載の固体撮像装置。
6. （６）前記ＣＣＤの入力ダイオードにパルス電圧を印加
   することを特徴とする第５請求項に記載の固体撮像装置
   。
7. （７）前記第１ＭＯＳトランジスタのゲートに予備充電
   のためのトランジスタを設けたことを特徴とする第２請
   求項乃至第５請求項のいずれかに記載の固体撮像装置。
8. （８）前記予備充電のためのトランジスタの一部を前記
   感光手段を構成するフォトダイオードの一部と共用した
   ことを特徴とする第７請求項に記載の固体撮像装置。
9. （９）上記ＭＯＳトランジスタに基板電圧を印加して使
   用することを特徴とする第１請求項乃至第８請求項のい
   ずれかに記載の固体撮像装置。