JPH0319310A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH0319310A JPH0319310A JP1153971A JP15397189A JPH0319310A JP H0319310 A JPH0319310 A JP H0319310A JP 1153971 A JP1153971 A JP 1153971A JP 15397189 A JP15397189 A JP 15397189A JP H0319310 A JPH0319310 A JP H0319310A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ion beam
- substrate
- silylated
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子製造工程等に用いるレジストパタ
ーンの形成方法に係わり、詳しくは集束イオンビームを
用いたパターン形戊方法に関１一る。
ーンの形成方法に係わり、詳しくは集束イオンビームを
用いたパターン形戊方法に関１一る。
（従来の技術）
ＧａＡ．ｓＭＥＳＦＥＴ等において、その動作速度の向
上を計るためには、ゲート長の短縮が有効な手段である
。現在ステッパ等の光露光の実用的限界解ｆ象度は０．
５ｐｍ程度であり、更に微細なゲート電極形成には電子
ビーム露光、あるいは集束イオンビーム露光が用いられ
てきた。その中でも特に集束イオンビーム露光は電子ビ
ーム露光と比較すると、前方及び後方散乱による近接効
果の影響を受けにくく、また感度が１〜２桁程高いため
電荷蓄積の影響も受けにくいなど優れた微細加工性を有
している。
上を計るためには、ゲート長の短縮が有効な手段である
。現在ステッパ等の光露光の実用的限界解ｆ象度は０．
５ｐｍ程度であり、更に微細なゲート電極形成には電子
ビーム露光、あるいは集束イオンビーム露光が用いられ
てきた。その中でも特に集束イオンビーム露光は電子ビ
ーム露光と比較すると、前方及び後方散乱による近接効
果の影響を受けにくく、また感度が１〜２桁程高いため
電荷蓄積の影響も受けにくいなど優れた微細加工性を有
している。
従って現在線幅０．１ｐｍ程度の微細ゲートの形成には
集束イオンビームによる露光が用いられている。
集束イオンビームによる露光が用いられている。
第３図は従来技術によるＧａＡｓＭＥＳＦＥＴゲートリ
フトオフ用のパターン形成方法を示している。まず基板
３２上にボジ型レジストポリメチルメタクリレート３１
を厚さ約１．０ｐｍスピン塗布し、１７０’Ｃ、３０分
間ベイクする（第３図（ａ））。ついでビーム径０．１
ｐｍ程度まで集束したＢｅ集束イオンビーム３３を用い
てポリメチルメタクリレート３１を露光する（第３図（
ｂ））。この時Ｂｅ集束イオンビームの加速エネルギー
は２６０ｋｅＶ、露光量は１．５ Ｘ １０１３ｉｏｎ
ｓ／ｃｍ２であった。
フトオフ用のパターン形成方法を示している。まず基板
３２上にボジ型レジストポリメチルメタクリレート３１
を厚さ約１．０ｐｍスピン塗布し、１７０’Ｃ、３０分
間ベイクする（第３図（ａ））。ついでビーム径０．１
ｐｍ程度まで集束したＢｅ集束イオンビーム３３を用い
てポリメチルメタクリレート３１を露光する（第３図（
ｂ））。この時Ｂｅ集束イオンビームの加速エネルギー
は２６０ｋｅＶ、露光量は１．５ Ｘ １０１３ｉｏｎ
ｓ／ｃｍ２であった。
そしてメチルイソブチルケトン：イソプロビルアルコー
ル＝１：３の混液中にて３分間現像し、イソプロビルア
ルコール中で１分間リンスを行うことにより、線幅０．
１ｐｍ程度の微細なレジストパターンを形威していた（
第３図（Ｃ））。しかしながらこの従来技術による方法
では、他の露光方法では形成不可能な線幅０．１ｐｍ程
度の微細なパターンが形成可能な反面、集束イオンビー
ムによるレジストの露光時にレジストを基板面まで露光
しなければならないので、必然的に露光イオンが基板に
注入され基板に損傷を与え、また注入されたイオンは不
純物となるなどして、結果的にソースードレイン電流の
減少などデバイス特性を劣化させていた（例えば、ジャ
ーナル・オブ・バキューム・サイエンス・アンド・テク
ノロジーＢ５、ｐ２１Ｌ １９８７、モリモトら）。
ル＝１：３の混液中にて３分間現像し、イソプロビルア
ルコール中で１分間リンスを行うことにより、線幅０．
１ｐｍ程度の微細なレジストパターンを形威していた（
第３図（Ｃ））。しかしながらこの従来技術による方法
では、他の露光方法では形成不可能な線幅０．１ｐｍ程
度の微細なパターンが形成可能な反面、集束イオンビー
ムによるレジストの露光時にレジストを基板面まで露光
しなければならないので、必然的に露光イオンが基板に
注入され基板に損傷を与え、また注入されたイオンは不
純物となるなどして、結果的にソースードレイン電流の
減少などデバイス特性を劣化させていた（例えば、ジャ
ーナル・オブ・バキューム・サイエンス・アンド・テク
ノロジーＢ５、ｐ２１Ｌ １９８７、モリモトら）。
本発明の目的は、集束イオンビーム露光によるパターン
形成において、従来のように集束イオンビーム露光時に
基板にイオン照射による損傷を与えることが無く、イオ
ンの進入長よりも厚いレジストパターンを形成すること
ができるパターン形成方法を提供することにある。
形成において、従来のように集束イオンビーム露光時に
基板にイオン照射による損傷を与えることが無く、イオ
ンの進入長よりも厚いレジストパターンを形成すること
ができるパターン形成方法を提供することにある。
（課題を解決するための手段）
本発明によれば、集束イオンビーム露光によるレジスト
パターン形成において、基板上に紫外光照射部分が選択
的にシリル化されるレジストを塗布する工程と、前記レ
ジストの所望の領域を集束イオンビームによって露光す
る工程および、前記露光後のレジズトに紫外光を照射す
る工程と前記レジストのイオンビーム未露光部分をシリ
ル化する工程と、イオンビーム露光部分とこの露光部分
の直下のレジストを除去する工程とを具備することを特
徴とするレジストパターン形成方法によって得られる。
パターン形成において、基板上に紫外光照射部分が選択
的にシリル化されるレジストを塗布する工程と、前記レ
ジストの所望の領域を集束イオンビームによって露光す
る工程および、前記露光後のレジズトに紫外光を照射す
る工程と前記レジストのイオンビーム未露光部分をシリ
ル化する工程と、イオンビーム露光部分とこの露光部分
の直下のレジストを除去する工程とを具備することを特
徴とするレジストパターン形成方法によって得られる。
（作用）
シリル化レジストは紫外光照射された部分の分子構造が
化学的変化を起こし、その後Ｓｉを含む雰囲気中に曝す
ことで、照射部分にのみ選択的に分子構造中にＳｉが取
り込まれ、Ｓｉが取り込まれなかった未照射部分に比較
してドライエッチ耐性が向上する。従ってその後そのド
ライエッチ耐性の差を利用してドライエッチによりネガ
型のパターン形戊を行うことができる。ここで紫外光の
代わりにイオンや電子等の荷電粒子を照射した場合、紫
外光に比較してレジスト中に与えるエネルギーが非常に
大きいため、レジスト構或分子は主鎖および側鎖の切断
や架橋など紫外光照射時には起こり得なかった反応が起
こり、本来の機能を失う。従って荷電粒子照射部分には
その後紫外光を照射し、Ｓｉ雰囲気中に曝してもＳｉは
取り込まれなくなる（たとえば、ソリッド・ステート・
テクノロジー日本版、１９８７年９月号、ｐ３４）。
化学的変化を起こし、その後Ｓｉを含む雰囲気中に曝す
ことで、照射部分にのみ選択的に分子構造中にＳｉが取
り込まれ、Ｓｉが取り込まれなかった未照射部分に比較
してドライエッチ耐性が向上する。従ってその後そのド
ライエッチ耐性の差を利用してドライエッチによりネガ
型のパターン形戊を行うことができる。ここで紫外光の
代わりにイオンや電子等の荷電粒子を照射した場合、紫
外光に比較してレジスト中に与えるエネルギーが非常に
大きいため、レジスト構或分子は主鎖および側鎖の切断
や架橋など紫外光照射時には起こり得なかった反応が起
こり、本来の機能を失う。従って荷電粒子照射部分には
その後紫外光を照射し、Ｓｉ雰囲気中に曝してもＳｉは
取り込まれなくなる（たとえば、ソリッド・ステート・
テクノロジー日本版、１９８７年９月号、ｐ３４）。
一方イオンは電子と比較した場合質量が非常に大きい。
従ってイオンを用いてレジスト露光を行った場合、電子
と比較してレジスト中への進入長は非常に短く，通常集
束イオンビーム露光に用いられる５０〜３００ｋｅＶ程
度の加速エネルギーの範囲では、比較的質量が軽く進入
長が長いＢｅイオンを用いても、その進入長は約０．５
〜１．７ｐｍ程度である。
と比較してレジスト中への進入長は非常に短く，通常集
束イオンビーム露光に用いられる５０〜３００ｋｅＶ程
度の加速エネルギーの範囲では、比較的質量が軽く進入
長が長いＢｅイオンを用いても、その進入長は約０．５
〜１．７ｐｍ程度である。
従ってレジストの塗布膜厚を、用いる集束イオンビーム
のレジスト中での進入長より厚くすることにより、露光
時に照射されたイオンは基板面まで到達しなくなる。
のレジスト中での進入長より厚くすることにより、露光
時に照射されたイオンは基板面まで到達しなくなる。
以上のことを踏まえ、本発明の作用を第２図を用いて説
明する。まず基板２２上に塗布されたシリル化レジスト
２１を集束イオンビーム２３によって露光する（第２図
（ａ））。この時露光イオンが基板面まで到達しないよ
う、レジストの塗布膜厚およびイオンのエネルギーを選
ぶ。また露光量はレジストの分子構造が破壊され、シリ
ル化反応が起こらなくなる露光量を選ぶ。ついで未露光
部分をシリル化するため、レジスト全面に紫外光２４を
照射する（第２図（ｂ））。そしてヘキサメチルジシラ
ザン（ＨＭＤＳ）等のＳｉを含有する雰囲気中にてＳｉ
取り込みのシリル化を行う（第２図（Ｃ））。この時集
束イオンビーム露光部分は分子構造の破壊により本来の
機能を失っており、未露光部分のみが選択的にシリル化
される。
明する。まず基板２２上に塗布されたシリル化レジスト
２１を集束イオンビーム２３によって露光する（第２図
（ａ））。この時露光イオンが基板面まで到達しないよ
う、レジストの塗布膜厚およびイオンのエネルギーを選
ぶ。また露光量はレジストの分子構造が破壊され、シリ
ル化反応が起こらなくなる露光量を選ぶ。ついで未露光
部分をシリル化するため、レジスト全面に紫外光２４を
照射する（第２図（ｂ））。そしてヘキサメチルジシラ
ザン（ＨＭＤＳ）等のＳｉを含有する雰囲気中にてＳｉ
取り込みのシリル化を行う（第２図（Ｃ））。この時集
束イオンビーム露光部分は分子構造の破壊により本来の
機能を失っており、未露光部分のみが選択的にシリル化
される。
従ってその後Ｓｉと有機レジスト膜との選択比の大きい
０２ＲＩＥによってドライエッチを行うことにより、シ
リル化されていない集束イオンビーム露光部分のみが選
択的にエッチング除去され、パターンが形成される（第
２図（ｄ））。この時あらかじめ露光イオンが基板面ま
で到達しないよう、レジストの塗布膜厚およびイオンの
エネルギーを選んであるため、基板にはパターン形成に
よって損傷や不純物が与えられることはなく、デバイス
特性の劣化を抑えることができる。
０２ＲＩＥによってドライエッチを行うことにより、シ
リル化されていない集束イオンビーム露光部分のみが選
択的にエッチング除去され、パターンが形成される（第
２図（ｄ））。この時あらかじめ露光イオンが基板面ま
で到達しないよう、レジストの塗布膜厚およびイオンの
エネルギーを選んであるため、基板にはパターン形成に
よって損傷や不純物が与えられることはなく、デバイス
特性の劣化を抑えることができる。
（実施例）
以下本発明の実施例として、線幅０．１ｐｍのＧａＡｓ
ＭＥＳＦＥＴゲートリフト用レジストパターンの形成に
ついて、第１図を用いて説明する。まずＧａＡｓ基板１
２上にシリル化レジスト１１を厚さ約２．０ｐｍスピン
塗布し、９０°Ｃ、３０分間ベイクする（第１図（ａ）
）。次いでＡｕ−Ｓｉ−Ｂｅ合金イオン源から得られる
加速エネルギ−２６０ｋｅＶのＢｅ集束イオンビームを
用いて、形戊したい線幅０．１μｍのゲートパターン部
分を露光する。露光量は１．Ｏ Ｘ １０１３ｉｏｎｓ
／ｃｍ２とした。ここで加速エネルギー２６０ｋｅＶと
Ｂｅイオンの組合せでは、レジスト中へのイオンの進入
長は１．５μｍ ＃．度であるので、レジストは表面か
ら１．５ｌｌｍ程度の深さまで露光によるレジスト構成
分子の破壊が起こる（第１図（ｂ））。その後未露光部
分にＳｉを選択的に取り込ませるため、レジスト全面に
紫外光を一括照射する（第１図（Ｃ））。この時照射量
は３５０ｍＪ／ｃｍ２とした。照対する紫外光の波長は
３００〜５００ｎｍが適当であった。次にヘキサメチル
ジシラザン（ＨＭＤＳ）雰囲気中にレジストを曝してＢ
ｅ集東イオンビーム未照射部分にのみ選択的にＳｉを取
り込ませる（第１図（ｄ））。このとき時間は３分間と
し、Ｓｉは表面から０．３μｍ程度の深さまで取り込ま
れる。このシリル化の時間は１分〜５分、基板温度は１
００〜２００’Ｃが適当であった。そして最後に０２Ｒ
ＩＥによりパターンのドライ現象を行う（第１図（ｅ）
）。この時０２流量３０ＳＣＣＭ，ＲＦ電力１．５ｋＷ
、エッチング時間５分間とした。Ｂｅ集束イオンビーム
未露光部分は取り込まれたＳｉのため０２ＲＩＥ耐性が
向上しており、Ｂｅ集束イオンビーム露光部分のみが選
択的にエッチング除去される。従ってこの結果、第１図
（ｅ）に示したような線幅約０．１ｐｍのゲートリフト
オフ用レジストパターンが形成された。この時、集束イ
オンビーム露光時のＢｅイオンは基板面まで到達しない
ため、ゲートリフトオフ用レジストパターン形成前と後
で、基板の損傷によるソースードレイン電流の減少は認
められなかった。
ＭＥＳＦＥＴゲートリフト用レジストパターンの形成に
ついて、第１図を用いて説明する。まずＧａＡｓ基板１
２上にシリル化レジスト１１を厚さ約２．０ｐｍスピン
塗布し、９０°Ｃ、３０分間ベイクする（第１図（ａ）
）。次いでＡｕ−Ｓｉ−Ｂｅ合金イオン源から得られる
加速エネルギ−２６０ｋｅＶのＢｅ集束イオンビームを
用いて、形戊したい線幅０．１μｍのゲートパターン部
分を露光する。露光量は１．Ｏ Ｘ １０１３ｉｏｎｓ
／ｃｍ２とした。ここで加速エネルギー２６０ｋｅＶと
Ｂｅイオンの組合せでは、レジスト中へのイオンの進入
長は１．５μｍ ＃．度であるので、レジストは表面か
ら１．５ｌｌｍ程度の深さまで露光によるレジスト構成
分子の破壊が起こる（第１図（ｂ））。その後未露光部
分にＳｉを選択的に取り込ませるため、レジスト全面に
紫外光を一括照射する（第１図（Ｃ））。この時照射量
は３５０ｍＪ／ｃｍ２とした。照対する紫外光の波長は
３００〜５００ｎｍが適当であった。次にヘキサメチル
ジシラザン（ＨＭＤＳ）雰囲気中にレジストを曝してＢ
ｅ集東イオンビーム未照射部分にのみ選択的にＳｉを取
り込ませる（第１図（ｄ））。このとき時間は３分間と
し、Ｓｉは表面から０．３μｍ程度の深さまで取り込ま
れる。このシリル化の時間は１分〜５分、基板温度は１
００〜２００’Ｃが適当であった。そして最後に０２Ｒ
ＩＥによりパターンのドライ現象を行う（第１図（ｅ）
）。この時０２流量３０ＳＣＣＭ，ＲＦ電力１．５ｋＷ
、エッチング時間５分間とした。Ｂｅ集束イオンビーム
未露光部分は取り込まれたＳｉのため０２ＲＩＥ耐性が
向上しており、Ｂｅ集束イオンビーム露光部分のみが選
択的にエッチング除去される。従ってこの結果、第１図
（ｅ）に示したような線幅約０．１ｐｍのゲートリフト
オフ用レジストパターンが形成された。この時、集束イ
オンビーム露光時のＢｅイオンは基板面まで到達しない
ため、ゲートリフトオフ用レジストパターン形成前と後
で、基板の損傷によるソースードレイン電流の減少は認
められなかった。
本実施例はＧａＡｓＭＥＳＦＥＴにおける微細ゲートリ
フトオフ用レジストパターン形成に関するものであるが
、本発明の実施例はそれに限定されるものではなく、他
の集束イオンビーム露光によるレジストパターン形成に
実施することができる。
フトオフ用レジストパターン形成に関するものであるが
、本発明の実施例はそれに限定されるものではなく、他
の集束イオンビーム露光によるレジストパターン形成に
実施することができる。
本実施例では集束イオンビーム露光工程にＡｕ−Ｓｉ−
Ｂｅ合金イオン源から得られる加速エネルギー２６０ｋ
ｅＶのＢｅ集束イオンビームを用いたが、これはレジス
トの塗布膜厚に対してイオンの進入長が短くなる条件で
あれば、他の加速エネルギー及び他のＬｉ， Ｇａ，
Ａｕ等単体金属イオン源、Ａｕ−Ｓｉ， Ｐｔ−Ｓｂ，
Ｐｂ−Ｎｉ−Ｂ等合金イオン源、あるいはＨｅ， ８
２、０２、Ｆ２等のガスイオン源から得られるイオン種
の集束イオンビームを用いてもよい。集束イオンビーム
露光の露光量は１．Ｏ Ｘ １０１３ｉｏｎｓ／ｃｒｎ
２としたが、これは用いるシリル化レジストにシリル化
反応が起こらなくなるような分子構造の破壊が起こるよ
うな露光量であれば任意の大きさの露光量としてもよい
。本実施例ではレジストとしてシリル化レジスト（日本
合成ゴム社、ＰＬＡＳＭＡＳＫレジスト；商品名）を用
いたが、他のシリル化レジストを用いてもよい。またシ
リル化条件はこれに限らず、紫外光照射部分に選択的に
Ｓｉを取り込ませることができる条件であればよい。更
に０２ＲＩＥ条件についても、シリル化されていない部
分を選択的にエッチング除去できる条件であれば、本実
施例の条件に限定されることはない。
Ｂｅ合金イオン源から得られる加速エネルギー２６０ｋ
ｅＶのＢｅ集束イオンビームを用いたが、これはレジス
トの塗布膜厚に対してイオンの進入長が短くなる条件で
あれば、他の加速エネルギー及び他のＬｉ， Ｇａ，
Ａｕ等単体金属イオン源、Ａｕ−Ｓｉ， Ｐｔ−Ｓｂ，
Ｐｂ−Ｎｉ−Ｂ等合金イオン源、あるいはＨｅ， ８
２、０２、Ｆ２等のガスイオン源から得られるイオン種
の集束イオンビームを用いてもよい。集束イオンビーム
露光の露光量は１．Ｏ Ｘ １０１３ｉｏｎｓ／ｃｒｎ
２としたが、これは用いるシリル化レジストにシリル化
反応が起こらなくなるような分子構造の破壊が起こるよ
うな露光量であれば任意の大きさの露光量としてもよい
。本実施例ではレジストとしてシリル化レジスト（日本
合成ゴム社、ＰＬＡＳＭＡＳＫレジスト；商品名）を用
いたが、他のシリル化レジストを用いてもよい。またシ
リル化条件はこれに限らず、紫外光照射部分に選択的に
Ｓｉを取り込ませることができる条件であればよい。更
に０２ＲＩＥ条件についても、シリル化されていない部
分を選択的にエッチング除去できる条件であれば、本実
施例の条件に限定されることはない。
（発明の効果）
以上説明したように、本発明によれば集束イオンビーム
露光によるレジストパターン形成において、基板上に紫
外光照射部分が選択的にシリル化されるレジストを塗布
する工程と、前記レジストを集束イオンピームによって
露光する工程および、前記露光後のレジストに紫外光を
一括照射する工程とを具備することを特徴とするレジス
トパターン形成方法によって、集束イオンビーム露光時
の基板に到達する深さまでイオン照射する必要がなくな
るので基板の損傷を防ぐことができ、デバイス特性の劣
化を防ぐことができた。
露光によるレジストパターン形成において、基板上に紫
外光照射部分が選択的にシリル化されるレジストを塗布
する工程と、前記レジストを集束イオンピームによって
露光する工程および、前記露光後のレジストに紫外光を
一括照射する工程とを具備することを特徴とするレジス
トパターン形成方法によって、集束イオンビーム露光時
の基板に到達する深さまでイオン照射する必要がなくな
るので基板の損傷を防ぐことができ、デバイス特性の劣
化を防ぐことができた。
第１図は本発明の一実施例を説明するための基板の部分
断面図、第２図は本発明の作用を説明するための基板の
部分断面図、第３図は従来技術を説明するための基板の
部分断面図である。 図においてｌ１・・・シリル化レジスト、１２・・・Ｇ
ａＡｓ基板、１３・・・Ｂｅ集東イオンビーム、１４・
・・紫外光、１５・・・ヘキサメチルジシラザン（ＨＭ
ＤＳ）、２１・・・シリル化レジスト、２２・・・基板
、２３・・・集束イオンビーム、２４・・・紫外光、２
５・・・ヘキサメチルジシラザン（ＨＭＤＳ）、３１・
・・ボリメチルメタクリレート、３２・・・ＧａＡｓ基
板、３３・・・Ｂｅ集束イオンビーム、３４・・・損傷
である。
断面図、第２図は本発明の作用を説明するための基板の
部分断面図、第３図は従来技術を説明するための基板の
部分断面図である。 図においてｌ１・・・シリル化レジスト、１２・・・Ｇ
ａＡｓ基板、１３・・・Ｂｅ集東イオンビーム、１４・
・・紫外光、１５・・・ヘキサメチルジシラザン（ＨＭ
ＤＳ）、２１・・・シリル化レジスト、２２・・・基板
、２３・・・集束イオンビーム、２４・・・紫外光、２
５・・・ヘキサメチルジシラザン（ＨＭＤＳ）、３１・
・・ボリメチルメタクリレート、３２・・・ＧａＡｓ基
板、３３・・・Ｂｅ集束イオンビーム、３４・・・損傷
である。
Claims (1)
- （１）集束イオンビーム露光によるレジストパターン形
成において、基板上に紫外光照射部分が選択的にシリル
化されるレジストを塗布する工程と、前記レジストの所
望の領域にレジストの膜厚の途中まで集束イオンビーム
によって露光する工程と、前記レジストのイオンビーム
露光部分に隣接した未露光部分を含む領域に紫外光を照
射する工程と、前記レジストのイオンビーム未露光部分
をシリル化する工程と、イオンビーム露光部分とこの露
光部分の直下のレジストを除去する工程とを具備するこ
とを特徴とするレジストパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153971A JPH0319310A (ja) | 1989-06-16 | 1989-06-16 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153971A JPH0319310A (ja) | 1989-06-16 | 1989-06-16 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319310A true JPH0319310A (ja) | 1991-01-28 |
Family
ID=15574080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153971A Pending JPH0319310A (ja) | 1989-06-16 | 1989-06-16 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319310A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520669B1 (ko) * | 1999-05-06 | 2005-10-10 | 주식회사 하이닉스반도체 | Ｔｓｉ 공정에 의한 초미세 패턴의 형성방법 |
| JP2012009497A (ja) * | 2010-06-22 | 2012-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 微小構造体の製造方法 |
-
1989
- 1989-06-16 JP JP1153971A patent/JPH0319310A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520669B1 (ko) * | 1999-05-06 | 2005-10-10 | 주식회사 하이닉스반도체 | Ｔｓｉ 공정에 의한 초미세 패턴의 형성방법 |
| JP2012009497A (ja) * | 2010-06-22 | 2012-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 微小構造体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5362606A (en) | Positive resist pattern formation through focused ion beam exposure and surface barrier silylation | |
| WO1991006041A1 (en) | Surface barrier silylation microlithography | |
| US5258266A (en) | Method of forming minute patterns using positive chemically amplifying type resist | |
| EP0348962B1 (en) | Fine pattern forming method | |
| JP3081655B2 (ja) | レジストパターンの形成方法 | |
| JPS58124230A (ja) | 微細パタ−ン形成方法 | |
| JPH0319310A (ja) | レジストパターン形成方法 | |
| Hartney et al. | Surface imaging of focused ion‐beam exposed resists | |
| JPS5819127B2 (ja) | 微細パタ−ン形成方法 | |
| JPH0653106A (ja) | 微細レジストパターンの形成方法 | |
| Adesida | Fine line lithography using ion beams | |
| Hartney et al. | Silylation of focused ion beam exposed resists | |
| JPH03235331A (ja) | グレーティングパターン形成方法 | |
| JPS6159505B2 (ja) | ||
| JPH04305912A (ja) | Ｖ型ゲート形成方法 | |
| JPH02187010A (ja) | レジストパターン形成方法 | |
| Mladenov et al. | General problems of high resolution lithography | |
| JPS6376332A (ja) | 半導体装置の製造方法 | |
| JP3035535B1 (ja) | パタ―ン形成方法及びパタ―ン形成装置 | |
| JP2000077364A (ja) | パターン形成方法 | |
| JP2671355B2 (ja) | レジストの形成方法 | |
| JPH04369828A (ja) | パターン形成方法 | |
| JPH0510821B2 (ja) | ||
| JPH02187011A (ja) | レジストパターン形成方法 | |
| JPH07140675A (ja) | パターン形成方法 |