JPH0319357A - 基板電位発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はＭＯＳ半導体装置に搭載され、基板電位を発生
させる基板電位発生回路に関する。

［従来の技術コ 従来から例えばダイナミックＲＡＭ等のＭＯＳ半導体装
置では、ポンピング動作によって基板電位を接地電位よ
りも低いある一定の電圧に設定する基板電位発生回路を
内蔵している。従来のこの種の基板電位発生回路は第６
図に示すように、基板と接地との間にダイオード接続さ
れた２つのＭＯＳトランジスタＱｅ＋＋Ｑａ。と、これ
らＭＯＳトランジスタＱｅ＋＋Ｑｅ。の接続点に一端が
接続された容量Ｃ６と、この容量Ｃ６の他端に出力端が
接続されたリングオシレータ１とにより構成されていた
。

第７図及び第８図に基づいて、この基板電位発生回路の
動作を説明する。

第７図は電源が投入された直後の未だ基板電位が接地電
位に略等しい状態における波形を表わし？いる。

リングオシレータ１の出力点Ｎ０が“Ｈ”から“Ｌ”に
なると、接続点であるＭＯＳトランジスタＱｓｔ＋　Ｑ
ａ２の節点Ｎ８■は、容量Ｃ８のカップリングにより接
地電位以下の電位に降圧される。基板電位が未だ接地電
位であると、トランジスタＱｅｓがオンし、基板から電
荷が流入して節点Ｎ８。

はトランジスタＱｅ，がオフする−ＶＴＩ（Ｖ７Ｉはト
ランジスタＱ８．のしきい値電圧）近くの電位まで上昇
する。

次に、節点Ｎ８■が“Ｌ”から“Ｈ”になると節点Ｎ６
■の電位は容量Ｃ６のカップリングによりーＶ■付近か
ら昇圧される。そうすると、トランジスタＱ。２がオン
するので、節点Ｎ８■から接地電位へ電荷が流出し、節
点Ｎ６■の電位はトランジスタＱ６■がオフするＶ　７
２　（　Ｖ　ｔ。はトランジスタＱ８２のしきい値電圧
）近くまで下降する。

第８図は上述した動作によって基板電位がある程度引抜
かれてＶＢＢ（くＯ）になっている状況を示している。

？の場合でも、節点Ｎｅｔが“Ｈ　Ｉ１から“Ｌ”にな
ると、節点Ｎ　８２がカップリング容量Ｃ。により降圧
され、トランジスタＱｅ＋がオンする。これにより、電
荷が基板から節点Ｎ６。へと流れ込み、節点Ｎ。２はＶ
［ｌＢ−Ｖア，付近まで上昇する。次に、節点Ｎｏ＋が
“Ｌ”から“Ｈ”になると、節点Ｎ。２が昇圧され、ト
ランジスタＱ８■がオンする。これにより、電荷がＮ８
２から接地電位へ流出し、ＮＧ２はＶ７■近くまで下降
する。

第９図は基板電位発生回路が動作し始めてからの基板電
位と経過時間との関係を示した図である。

最終到達電位は、節点Ｎ８１が“Ｈ　Ｉ１から゜“Ｌ“
に変化し、節点Ｎ６■のレベルがーＶｃｃ＋Ｖア２近く
まで低下した場合でも、トランジスタＱ。，がオンしな
くなる条件から決定され、略−Ｖ　ｃｃ＋　Ｖ　Ｈ　＋
Ｖｔ■である。この電圧のオフセット分ｖＴＩ＋ｖＴ■
の内、ＶＴＩはトランジスタＱ６■がオンとオフとで切
換わるときのしきい値電圧、ＶＴ■は同じくトランジス
タＱ６■のしきい値電圧が夫々オフセット分として現れ
たものである。

？発明が解決しようとする課題］ 上述した従来の基板電位発生回路では、基板とポンビン
グのための容量Ｃ８との間に挿入されたトランジスタＱ
ａ＋が単純なダイオード接続になっているため、ポンピ
ング中に節点Ｎ６。が降圧され、トランジスタＱ■を通
して基板から電荷が流入してきた場合でも、節点Ｎ。２
の電位がＶ．．−Ｖア１近くになり、トランジスタＱ　
ａ＋のゲート●ソース間電圧がしきい値電圧付近になる
と、トランジスタＱ■の電流能力が急激に低下し、間も
なくオフして電荷の流入が停止されてしまう。

このように、従来の基板電位発生回路では、基板電位に
しきい＠ＩＮ圧ＶＴＩのオフセットが付いてしまい、基
板電位を十分に低下させることができないという問題点
がある。また、ポンピング中の最後の段階でトランジス
タＱｅｌの能力低下が著しいという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
基板電位を十分に低下させることができ、しかも基板電
荷引抜き用ＭＯＳトランジスタの能力を向上させること
ができる基板電位発生回路を提供することを目的とする
。

［課題を解決するための手段］ 本発明に係る基板電位発生回路は、矩形波を出力する発
振回路と、ドレインが基板に接続された電荷引抜き用の
第１のＭＯＳトランジスタと、この第１のＭＯＳトラン
ジスタのソースと、前記発振回路の出力端との間に接続
された第１の容量と、前記第１のＭＯＳトランジスタの
ゲートとドレインとの間に接続され、ゲートが前記第１
のＭＯＳトランジスタのゲートに接続された第２のＭＯ
Ｓトランジスタと、前記第１及び第２のＭＯＳトランジ
スタのゲートと前記発振回路の出力端との間に接続され
た第２の容量と、前記発振回路から前記第１の容量を介
して前記第１のＭＯＳトランジスタのソースに与える矩
形波と前記発振回路から前記第２の容量を介して前記第
１のＭＯＳトランジスタのゲートに与える矩形波とを位
相反転させる反転回路とを有することを特徴とする。

［作用コ 本発明においては、矩形波によって第１のＭＯＳトラン
ジスタのソースレベルが引下げられ第１のＭＯＳトラン
ジスタがオンする際に、第２のＭＯＳトランジスタのゲ
ート及びドレインのレベルが上昇して第２のＭＯＳトラ
ンジスタがオンするので、第１のＭＯＳトランジスタの
ゲートレベノレは基板電位よりも更に第２のＭＯＳトラ
ンジスタのスレッシロルド電圧分だけ高いレベルに引上
げられる。

このため、第１のＭＯＳトランジスタのソースレベルは
、略基板電位まで引上げられ、従来、最終到達電位に含
まれていた第１のＭＯＳトランジスタのしきい値電圧分
のオフセットが無くなり、基板電位を十分に引下げるこ
とができる。

また、第１のＭＯＳトランジスタのゲートレベルが引上
げられることによって、第１のＭＯＳトランジスタの基
板電荷引抜きの能力を向上させることができる。

［実施例コ 以下、添付の図面を参照しながら本発明の実施？につい
て説明する。

第１図は本発明の第１の実施例に係る基板電位発生回路
を示す図である。

基板と接地端子との間には、電荷引抜き用のＮチャネル
ＭＯＳトランジスタＱ．とＮチャネルＭＯＳトランジス
タＱ．■とが直列に接続されている。

ＭＯＳトランジスタＱ　１１のドレインとゲートとの間
にはＮチャネルＭＯＳトランジスタＱ　１３がダイオー
ド接続されている。また、ＭＯＳトランジスタＱ　１２
もゲーＦとドレインとが接続されてダイオードを構成し
ている。

リングオシレータ１の出力端子とＭＯＳトランジスタＱ
　ｚ＋ｔ　Ｑｓｍの接続点との間にはインバータ２と容
量Ｃｌ１とが直列に介挿されている。また、リングオシ
レータ１の出力端子とＭＯＳトランジスタＱＩ３のゲー
トとの間には容ＩｊｋＣ．■が介挿されている。

第２図は上記のように構成された本実施例の回路の動作
を示す波形図である。

リングオシレータ１の出力端である節点ＮＩＯが？Ｌ”
から“Ｈ′′に変化すると、トランジスタＱＩ３がオン
するので、節点ＮｌｆｆはＶ　ａ　Ｂ＋　Ｖ　Ｔ　３（
Ｖア。はＱｌ３のしきい値電圧）付近まで昇圧される。

このとき、節点Ｎ１，は“Ｈ”から“Ｌ”に変化し、節
点Ｎ，２は降圧され、トランジスタＱ．がオンするので
、基板から節点Ｎ■２に電荷が流れ込む。このとき、節
点ＮＩ３の電位はＶ　ａａ　＋　Ｖ　７３付近であり、
また、ＶＴ３はＶ　Ｔ　Ｉと略等しいので、トランジス
タＱ　＋＋は節点Ｎ．■の電位が基板電位と等しくなる
までオン状態を維持し、電流を流し続ける．次に、節点
Ｎ，。が“Ｈ　ＩＩから“Ｌ　Ｉ１に変化すると、節点
Ｎｌ３は降圧されＶ　ｎａ＋　Ｖ　Ｔ３　　Ｖ　ｃｃ付
近になる。このとき、節点Ｎ．は“Ｌ”から“Ｈ”に変
化し、節点Ｎ１■は昇圧され、トランジスタＱ　＋２が
オンし、節点ＮＩ２から接地端子へ電荷が流れ出す。節
点Ｎ．■の電位はトランジスタＱ１２がオフするＶＴ２
付近まで下降する。

基板電位と経過時間との関係を示したのが第３図である
。この図にも示すように、この実施例の回路によれば、
最終到達電位は略一Ｖ。Ｃ＋ｖＴ２になる。つまり、ト
ランジスタＱＩ，のしきい値電圧Ｖア，のオフセット分
が無くなった分だけ、基板電位を引下げることができる
。

第４図は本発明の第２の実施例に係る基板電位発生回路
の回路図である。この実施例では、第１の実施例の回路
に加え、更に基板電荷引抜き用のＭＯＳトランジスタＱ
ｌｌのゲートと基板との間に既にダイオード接続されて
いるＭＯＳトランジスタＱ　１３に対して逆並列にＭＯ
ＳトランジスタＱ　１４をダイオード接続している。な
お、第１図と同一物には同一符号を付して詳しい説明は
省略する。

第５図はこの回路の動作を示す波形図である。

この実施例においては、節点Ｎ４。が１７　Ｈ　＄１か
ら“Ｌ”に変化し、節点Ｎ４３が降圧された際にトラン
ジスタＱ　１４がオンするので、節点Ｎ４３はＶＢＢ−
ＶＴ４（ＶＴ４はＱ．のしきい値電圧）付近まで上昇す
る。次に節点Ｎ４ｏが“Ｌ”から“Ｈ”に変化すると、
節点Ｎ４３は更に昇圧され、トランジスタＱｌ３がオン
する。これにより、節点Ｎ４Ｇは最終的にＶＢＢ＋Ｖア
，付近まで下降する。

この実施例では、節点Ｊ’Ｊ４ｇのレベルが低電位側に
振れて基板から電荷を引抜くとき、節点ＮｎａがＶＢＢ
＋Ｖｔ３以上に昇圧されているので、トランジスタＱＩ
Ｉの能力を第１の実施例よりも更に引上げることができ
る。

［発明の効果コ 以上説明したように、本発明は基板電荷引抜き用の第１
のＭＯＳトランジスタのゲートと基板との間にダイオー
ド接続された第２のＭＯＳトランジスタを介挿し、その
ゲートを容量カップリングにより制御して昇降圧するこ
とにより、最終到達電位を、従来に比して第１のＭＯＳ
トランジスタのしきい値電圧分だけ引下げることができ
る。また、基板電荷の引抜きサイクル中の最終段階にお
いても、電荷引抜き用のトランジスタの能力を高いレベ
ルに維持しておくことができるので、ポンビング能力が
向上し、速やかに所定の基板電位に到達させることがで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る基板電位発生回路
の回路図、第２図は同回路の動作波形図、第３図は同回
路における基板電位と経過時間との関係を示す図、第４
図は本発明の第２の実施例に係る基板電位発生回路の回
路図、第５図は同回路の動作波形図、第６図は従来の基
板電位発生回路の回路図、第７図及び第８図は同回路の
動作波形図、第９図は同回路における基板電位と経過時
間との関係を示す図である。 Ｑ　ＩＩＩ　Ｑ＋２１　　Ｑｌ３１　Ｑｌ４！　Ｑｅ＋
＋　Ｑａ。；ＭＯＳトランジスタ、Ｃ　ＩＤ　　Ｃｈ２
ｒ　Ｃａ　　；容■、１；リングオシレー夕、２；イン
バータ

Claims (1)

【特許請求の範囲】
1. （１）矩形波を出力する発振回路と、ドレインが基板に
   接続された電荷引抜き用の第１のＭＯＳトランジスタと
   、この第１のＭＯＳトランジスタのソースと、前記発振
   回路の出力端との間に接続された第１の容量と、前記第
   １のＭＯＳトランジスタのゲートとドレインとの間に接
   続され、ゲートが前記第１のＭＯＳトランジスタのゲー
   トに接続された第２のＭＯＳトランジスタと、前記第１
   及び第２のＭＯＳトランジスタのゲートと前記発振回路
   の出力端との間に接続された第２の容量と、前記発振回
   路から前記第１の容量を介して前記第１のＭＯＳトラン
   ジスタのソースに与える矩形波と前記発振回路から前記
   第２の容量を介して前記第１のＭＯＳトランジスタのゲ
   ートに与える矩形波とを位相反転させる反転回路とを有
   することを特徴とする基板電位発生回路。