JPH0319366A - イメージセンサ - Google Patents

イメージセンサ

Info

Publication number
JPH0319366A
JPH0319366A JP1155141A JP15514189A JPH0319366A JP H0319366 A JPH0319366 A JP H0319366A JP 1155141 A JP1155141 A JP 1155141A JP 15514189 A JP15514189 A JP 15514189A JP H0319366 A JPH0319366 A JP H0319366A
Authority
JP
Japan
Prior art keywords
film
electrode
image sensor
individual electrodes
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1155141A
Other languages
English (en)
Inventor
Keiji Tarui
垂井 敬次
Tatsuo Morita
達夫 森田
Shuhei Tsuchimoto
修平 土本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1155141A priority Critical patent/JPH0319366A/ja
Publication of JPH0319366A publication Critical patent/JPH0319366A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は水素化アモルファス膜を用いた密着型の画像読
取を行なうイメージセンサに関するものである。
〈従来の技術〉 従来から一般に、イメージスキャナやファクシミリ等に
用いる画像読取装置には、半導体単結晶を用いて作製し
たCCDセンサ,MOSセンサ等といわれるICセンサ
が用いられている。しかし、このICセンサは、大形化
や複数の配列使用が製造上コスト高になる問題があるた
め、原稿像を縮小光学系により縮小して、■Cセンサ上
へ投影し、読み取る方法が用いられた。しかし、前記の
縮小光学系は、その光路長が読み取る原稿の幅に比例し
て長くなるため、縮小光学系をもつ画像読取装置の小型
化が困難であった。
以上の問題を解消するため、大面積化が容易なa−Si
:H(水素化アモルファスシリコン)薄膜を用いて、原
稿と同じ幅をもたせた密着イメージセンサの開発が進め
られている。
a−Si:H薄膜のイメージセンサは、■Cセンサに比
し、高速読み取りや高分解能の特性は劣るが、コストが
低く、大型の密着型イメージセンサを形成できる特徴が
ある。光センサ用薄膜の材料は多いが、現在その大半は
、不純物添加によるp型又はn型への導電型の制御が可
能なa−Si:H膜が用いられている。光センサになる
フォトダイオードの構成は、a−Si:H膜のp型,n
型及びイントリン7ツク型の層をそれぞれp+n及びi
で表したとき、透明電極/pin/金属電極のpin接
合型と透明電極/pi/金属[極、又は、透明電極/i
/金属電極のようなメタルショットキー接合型とに分類
することができる。
メタル7gットキー接合型ではi層の暗抵抗が非常に高
いため(比抵抗は約10 Ω・cIn)画素間の電気的
分離構或を設ける必要がなくなり、個別電極側の形成に
用いたとき工程が簡単になる特徴がある。
〈発明が解決しようとする課題〉 以上で説明したメタルシタットキー接合型フォトダイオ
ードでは、その電極に用いた金属により暗電流のブロッ
キング特性が太き〈変わるので電極金属の選定が重要に
なる。
第5図の(a)と(b)で示したのは、5種の金属のメ
タルショットキー接合での逆バイアス電圧値に対する光
電流と暗電流の大きさであり、これから分かるように、
光電流は電極材料の金属による差が少なくほぼ同じ価に
なる。しかし、暗電流のときはCr,Ti,Atなどを
電$iにすると逆バイアス電圧の上昇に対する暗電流の
増大は少ないが(第5図(b)、NiやCr−Auなど
を電極にすると、逆バイアス電圧の上昇に対し暗電流が
急激に大きくなっている(第5図(a))。暗電流が逆
バイアス電圧で大きく変動することは、電圧変動に対し
ての安定性が悪いことを示しているので、このような金
属材料は電極に使用するのは好しくない。
ブロッキング特性のよいCrも密着センサのような大型
基板での個別電極を7ォトエソチングで形成すると、エ
ッチングの廃液に溶解したCrによる公害の問題があり
、量産したときは、大量のエッチング廃液処理が大きい
問題になるのでCrの使用は不適である。
又、Tiのみで個別電極を形威したときは上に成膜した
a−Si:H膜をCF4 ガスでドライエソチングした
とき、露出したTi電極もCF4 ガスでかなりエッチ
ングされ、Ti電極の抵抗増大や、エッチング条件によ
ってはTi電極がな〈なることもある。
個別電極をAtで作製したときは、CF4ガスによりエ
ソチングされることはないが、At金属としての特性に
より、広い面積に薄膜を形成したとき、表面に凹凸がで
きたり、a−Si:H膜の成膜のときAt膜表面での凹
凸が大きくなるなどで、薄いa−Si:H膜の上に形成
した共通透明電極とAtの個別電極の間で多数のショー
トによる欠陥カ;発生するという問題があった。
本発明は画素分離の構造を必要としないメタルシッット
キー接合の電極材料に関する課題を解消し、プロッキン
グ特性に優れ、生産性がよく、かつ、欠陥発生のない個
別電極のイメージセンサを提供することを目的としてい
る。
〈課題を解決するための手段〉 本発明のイメージセンサでは、シタットキー接合を形成
する個別電極を、特性がよく、かつ、生産性も高くした
ものである。即ち、個別電極は、少なくともAt膜とT
i膜の2層になる部分をもつ金属膜で形威され、かつ、
a−Si:H膜を挾んで共通透明電極と対向する面をT
i膜にし、そのTi膜を成膜する基板の凹凸をカバーす
る厚さにすると共に、a−Si:H膜をドライエソチン
グしたとき露出する個別電極の引出し部分は少なくとも
At膜を含む構成にしている。
く作 用〉 本発明のイメージセンサの個別電極は、a−Si:H膜
との接合面がプロソキング特性がよ〈、又、平滑な面を
形成して、凹凸などで透明電極とショートなどの欠陥を
発生しないTi膜にすると共に、a−Si:H膜のドラ
イエッチングのとき露出しても、そのドライエノチング
で影響をうけないAt膜をもつため、特性の良いイメー
ジセンサを歩留りよく作製することができる。
〈実施例〉 以下、図面を参照して、本発明の実施例を詳細に説明す
る。
第1実施例 第1図は、本発明のイメージセンサの製造工程を断面図
で示したものである。
第1図(a)は、A4の横幅以上の長さをもつガラス基
板1の上面全面に、膜厚がそれぞれ約50OAのAt膜
2、約200OAのTi膜3及び約1.6μmのAt膜
4をスパッタリングで連続或膜し、続いてフォトリソグ
ラフィーとエッチング(フォトエッチ)で個別電aiK
形成したものである。
この個別電極は断面を示した図と垂直な方向に、125
μmピッチで分離した1,728個並べて形成してある
。At膜4の部分は個別電極からの信号検出を制御する
LSIとワイヤボンデングするためのボンデンバノトで
ある。
以上のAt膜のエノチングにはリン酸と硝酸の混合液を
、Ti膜のエノチングには過酸化水素水とアンモニア水
及びエチレンジアミン四酢酸(EDTA)の混合液を用
いた。
続いて全面にi型a−Si:H膜5とp型a−Si:H
膜6を成膜したのが′WJ1図(b)である。このアモ
ルファス膜は、H2で希釈したSiH4の低圧ガスを高
周波放電で分解し、基板1上に堆積させるプラズマCV
D法で、膜5は約1.5μm1膜6はSiH4ガスに体
積比0.1〜10%のB2H6ガスを混合したガスを用
いて約200X堆積している。このプラズマCVDによ
る成膜時に基板1の温度は約250℃に達した。
以上のアモルファス膜は、At膜4の表面上のみ平滑性
がよくなかった。
引き続いて、酸化インジウムー錫(ITO)膜7を約7
00XとAt膜8を約2000λスパッタリングで堆積
した上、フォトエソチにより、Atの補助共通電極8と
、ITO膜からなる共通透明電極7の形成を行ったのが
第1図<c>である。ITOのエッチングには塩酸と塩
化@2鉄溶液の混合液を用いた。
続いて、a−Si:H膜5,6の成形を行なうため図示
しない7才トレジスト膜のマスクを用いたCF4 ガス
のプラズマエノチングにより、図に於けるアモルファス
膜の右側を除去し、続いて共通透明電極をマスクにして
p型a−Si:H膜を除去した状態を示したのが、第1
図(d)である。共通透明N極7をマスクに、そこから
露出したp型膜6をエッチング除去したのは低抵抗のp
型膜を通して共通透明電極7と個別電極2の間に電流の
リークが生じるのを防ぐためである。
この第1図(d)は、a−Si:H膜5,6のプラズマ
エソテングが完了し、Ti膜3の一部が露出した状態で
あるが、イメージセンナの基板lの面積が広くなるに従
い、或膜したa−Si:H膜の膜厚は、同一基板1上で
も均一性が悪くなり、部分的に残ったa−Si:H膜を
完全に除去するときに、他の部分ではTi膜のプラズマ
エッチングを長時間行なわれて、Ti膜の殆んど全部が
除去されることもある。しかし、プラズマエッチングさ
れないAt膜2が残っているので個別電極としての電気
的特性に支障は生じない。
以上のようにイメージ検出部を作製した基板1持台12
に固定し、続いてLSIIOと各個別電極のAt膜4の
間をワイヤー11によりボンディングで接続したのが第
」図(e)である。
以上のように読取部を形威したイメージセンサに読取る
イメージの導光部、保護カバー及び照明用光源等を付加
し、イメージセンサとして用いるものである。
第2実施例 第2実施例のイメージセンサの断面図を示したのが第2
図である。第2実施例で、第1実施例と異なるのは個別
電極の構成のみである。即ち、第1実施例のAt膜2を
省略し、T1膜13を基板1上に形成して、基板1との
密着性とTi膜l3の表面の平滑性を向上させた。1た
ボンディングパノトに用いたAt膜14をa−Si:H
膜5と一部重なるよう延在させている。At膜l4と重
なるa−Si:H膜5が異常な凹凸の形状になることも
あるが、検出動作部の共通透明電極7と極めて接近した
構成にしない限り悪影響はなかった。
この第2実施例は第1実施例と殆んど同じ工程で作製で
き、本発明の効果も同じであるから、その説明は省略す
る。
第3実施例 第3実施例で作製したイメージセンナの構或断而を第3
図に示した。
この実施例で、フォトダイオードの検出部は第1実施例
と同じ構戒であるが、個別電極からの信号を選択するス
イソチングが同じ基板上に形成した薄膜MOS型電界効
果トランジスタ(TFMOSFET)にした点が異って
いる。第3図は、基板1上に減icVD法で多結晶Si
膜(15.16.17)を形成し、その表面を熱酸化で
ゲート膜を作りゲート電極l8を作製してから、多結晶
Si膜にリン(P)をイオン注入してドレイン16とン
ース17を形成した。l5ぱチャンネル部である。続い
て、全面にCVDによるSi02絶縁膜19の形成と、
TFMOSFETのドレイン16とソース17の上にコ
ンタクトホールをエノチングで形成している。
次に、第1実施例のような5ooXのAt膜20と、z
oooXのTi膜21を連続して積層構成にした上、フ
ォトエッチにより、個別電極とドレ一ンエ6の接続とソ
ースl7を接続する電祿に形成した。以下の工程は第1
実施例と同じであるから、その説明は省略するが、a−
Si:H膜のプラズマエッチングに於て露出したTi膜
21もエッチングされ膜厚が薄くなるか消滅したところ
もあったが、下部のAt膜20の存在で、電極の機能に
支障はなかった。
第4実施例 @4実施例で作製したイメージセンサの構成を断面図で
示したのが第4図である。
図から分るように、この実施例のフォトダイオードの検
出部は第2実施例と同じ構成にしてあり、その個別電極
を延長などで、第3実施例と同じように形成したTFM
OSFETのドL/−716K接続し、ンースl7の電
極も形成をしている。以上の構成であるから本実施例に
於でも第2実施例と同じように共通透明電極7に対向す
る電極は丁iの平滑な電極であり、a−Si:H膜のプ
ラズマエノチング工程に於でも露出した個別電槓などの
表面はkt膜23であるから、プラズマエソチングによ
りそのt極の性能が損傷することはない。
以上は実施例についての説明であり、本発明は実施例の
形状に限定するものでなく、又、水素化モルファスにし
たものでもよい。
更に、実施例に於てはAt膜とTi膜の形成に、スパッ
タリングを用いたが、その他の、電子ビーム加熱などに
よる真空蒸着法やMB法、又は、ICB法などを用いて
もよく、Atは純アルミでもよく、又、Atにsitた
はCuなどを添加した合金を用いてもよい。
く発明の効果〉 本発明は、極めて薄い水素化アモルファス膜のフォトダ
イオードを用いるイメージセンサの個別電極を、共通透
明電極と対向する面に11の平滑な膜を用い水素化アモ
ルファス膜のドライエッチングで露出する部分は少なく
ともAt膜を含む構成にすることで、特性のよいイメー
ジセンサを歩留りよく製造することができるものである
【図面の簡単な説明】
第1図は本発明の第1実施例の製造工程を示す断面図、
第2図は本発明の第2実施例の構成を示す断面図、第3
図は本発明の第3実施例の構或を示す断面図、第4図は
本発明の第4実施例の構成を示す断面図、第5図は電極
金属によるショノトキー接合の特性の相違を示す図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の個別電極を近接して配列した絶縁基板と、前
    記個別電極上に形成され前記個別電極とショットキー接
    合を形成する水素化アモルファス膜と、前記アモルファ
    ス膜上に形成した共通透明電極からなるイメージセンサ
    において、前記個別電極は前記ショットキー接合を形成
    する面がチタン(Ti)膜であり、外部と接続する引出
    し部は少なくともアルミニウム(Al)膜を含む構成で
    あることを特徴とするイメージセンサ。
JP1155141A 1989-06-16 1989-06-16 イメージセンサ Pending JPH0319366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1155141A JPH0319366A (ja) 1989-06-16 1989-06-16 イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1155141A JPH0319366A (ja) 1989-06-16 1989-06-16 イメージセンサ

Publications (1)

Publication Number Publication Date
JPH0319366A true JPH0319366A (ja) 1991-01-28

Family

ID=15599442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1155141A Pending JPH0319366A (ja) 1989-06-16 1989-06-16 イメージセンサ

Country Status (1)

Country Link
JP (1) JPH0319366A (ja)

Similar Documents

Publication Publication Date Title
KR100225098B1 (ko) 박막트랜지스터의 제조방법
US5300449A (en) Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate
KR940004420B1 (ko) 박막트랜지스터
US4942441A (en) Thin film semiconductor device and method of manufacturing the same
JPH06148685A (ja) 液晶表示装置
US5355002A (en) Structure of high yield thin film transistors
JPH0481353B2 (ja)
US9128341B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
JP2780673B2 (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPS60160170A (ja) 薄膜トランジスタ
JPH04271174A (ja) 光電変換装置
JP3352191B2 (ja) 薄膜トランジスタの製造方法
JP2572379B2 (ja) 薄膜トランジスタの製造方法
JPH0319366A (ja) イメージセンサ
JPH08172195A (ja) 薄膜トランジスタ
JPS61128560A (ja) イメ−ジセンサ
JP3061907B2 (ja) 半導体装置及びその製造方法
JPS63129658A (ja) 相補型電界効果トランジスタ
JP3141456B2 (ja) 薄膜トランジスタおよびその製造方法
JPH0362972A (ja) 薄膜トランジスタ
EP0521565B1 (en) Semiconductor device and method of manufacturing same, display device provided with such a semiconductor device
JPH0243739A (ja) 薄膜トランジスタ
JPH04137664A (ja) 光電変換装置
JPH03114234A (ja) 薄膜トランジスタ及びその製造方法
JPS60227467A (ja) イメ−ジセンサ