JPH03195049A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に超高速デバ
イスに信号を伝送する配線のインピーダンス整合技術に
関するものである。

〔従来の技術〕

ＧＨｚ帯の周波数で動作するＱａＡｓ　（ガリウムヒｓ
＞ｒｃなどの超高速デバイスは、その人力インピーダン
スと信号伝送線路の特性インピーダンスとを整合させる
必要がある。これは、高周波信号を伝送する際に上記イ
ンピーダンスが不整合であると、信号の反射や波形歪が
生じて回路が誤動作する虞れがあるからである。また、
上記信号伝送線路の特性インピーダンスとその終端部の
インピーダンスとが不整合である場合も信号の反射や波
形歪が生じて回路が誤動作する虞れがある。このような
理由から、例えば超高速デバイスを搭載するＩＣパッケ
ージにおいては、パッケージ配線の特性インピーダンス
の値を信号源のインピーダンスの値と一致させるととも
に、パッケージ配線の終端部にインピーダンス整合用の
負荷抵抗を配置することによって、パッケージ内信号伝
送線路のインピーダンス整合を図っている。

第１１図〜第１３図は、上記終端抵抗の具体的な構成例
である。これらの図において、セラミックからなるＩＣ
パッケージ２０のキャビティ内には半導体チップ２１が
搭載されており、基板２２の外周部にはパッケージ配線
２３が形成されている。上記パッケージ配線２３は、基
板２２の外周部に沿って複数本設けられているが、これ
らの図では便宜上１本の配線で示しである。上記半導体
チップ２１とパッケージ配線２３とはボンディングワイ
ヤ２４を介して接続されており、パッケージ配線２３の
他端には外部リード２５がろう付け゛されている。第１
１図は、終端抵抗をキャビティ内に搭載したチップ抵抗
２６によって構成した例である。上記チップ抵抗２６の
一端はボンディングワイヤ２４を介してパッケージ配線
２３に接続されており、他端はボンディングワイヤ２４
を介して接地電位（ＧＮＤ）に接続されている。一方、
第１２図は終端抵抗を半導体チップ２１内の抵抗素子２
７によって構成した例であり、また第１３図は終端抵抗
を基板２２に形成した厚膜抵抗２８で構成した例である
。なお、超高速デバイス用ＩＣパッケージのインピーダ
ンス整合技術については、例えば日経マグロウヒル社、
１９８５年１１月発行、「日経マイクロデバイセズ、Ｊ
ＰＩＩＩ〜Ｐ１１７に記載がある。また、パッケージ配
線の終端部にインピーダンス整合用の負荷抵抗を配置し
たＩＣパッケージについては、例えば特開昭６２−１７
６１５３号公報、特開昭６３−１０７１２９号公報、特
開昭６３−２５６００１号公報、特開昭６３−２５６０
０２号公報、特開昭６３−２５８０４６号公報などに記
載がある。

〔発明が解決しようとする課題〕

ところが、実際のＩＣパッケージにおいては、パッケー
ジ配線に外部リードやボンディングワイヤなどが接続さ
れているため、これらの接続部に寄生素子（インダクタ
ンス、容量、抵抗）が存在する。例えば第１４図は、前
記第１１図のノ（ツケージ内信号伝送線路の回路図であ
る。図のａ点は外部リードの先端、ｂ点はパッケージ配
線の一端（ボンディングワイヤが接続される側）、０点
は半導体チップ内の入力回路始点である。ＺＯはパッケ
ージ配線の特性インピーダンス、ＲＴは終端抵抗であり
、いずれも信号源Ｖの内部インピーダンスの値（例えば
５０Ω）と一致するように設定されている。上記パッケ
ージ内信号伝送線路に形成される主な寄生素子は、Ｚｌ
、　Ｌ＋　−Ｌｓ、　Ｃ＋　〜Ｃ３などである。ＺＩ　
は外部リードやパッケージ配線のインダクタンス、容量
、抵抗によるパッケージ人力寄生インピーダンス、Ｌ＋
　−Ｌ３　はボンディングワイヤや半導体チップ内配線
などの寄生インダクタンス、Ｃ１〜Ｃ１はボンディング
ワイヤの寄生容量や半導体チップの入力寄生容量である
。また、第１５図には上記パッケージ内信号伝送線路の
シミュレーションによって得られた上記寄生素子ＣＺｒ
、Ｌｌ　〜Ｌ３．Ｃ１〜Ｃ３）の具体的な値の一例が示
しである。

インピーダンス（Ｚ）の虚数部であるリアクタンス（Ｘ
）は周波数の関数であり、周波数が高くなる程その値も
大きくなる＜Ｘ＝ωＬ−１／ωＣ；ω＝２πｆ）。従っ
て、ＩＣの動作周波数が高くなる程、上記寄生素子のり
アクタンスによるパッケージ内信号伝送線路のインピー
ダンス不整合が顕著になる。例えば第６図の記号△を付
した曲線は、前記第１５図に示す信号伝送線路のインピ
ーダンス不整合の度合をそのＣ点における電圧定在波比
（Ｖｏｌｔａｇｅ　Ｓｔａｎｄｉｎｇ　Ｗａｖｅ　Ｒａ
ｔｉｏ；ＶＳＷＲ）で表したものである。上記電圧定在
波比は、信号伝送線路のインピーダンスの値が信号源Ｖ
の内部インピーダンスの値（５０Ω）と完全に整合して
いるときに１．０となり、この場合は信号源Ｖより送出
された信号は、パッケージ内信号伝送線路の始点である
ａ点からその＃端であるＣ点まで反射や波形歪を受ける
ことなく伝送される。他方、信号伝送線路のインピーダ
ンス不整合の度合が大きくなると、電圧定在波比が１．
０よりも大きくなり、それにつれて信号の反射や波形歪
も大きくなる。

図から明らかなように、上記Ｃ点における電圧定在波比
は、入力信号周波数が高くなるにつれてＩＧＨｚ付近か
ら次第に１．０よりも大きくなっている。

その原因は、人力信号周波数の高帯域化に伴う前記寄生
素子のりアクタンス増大にある。従って、例えば電圧定
在波比の規格を１．２とすると、上記パッケージ内信号
伝送線路には約３．５ＧＨｚを超える信号は伝送するこ
とができないことになる。

このように、パッケージ配線の終端部にインピーダンス
整合用の負荷抵抗を配置する従来技術は、パッケージ内
信号伝送線路の接続部に形成される寄生素子のりアクタ
ンスによって、信号周波数の高帯域化が制約されるとい
う欠点があった。その対策として、外部リード、パッケ
ージ配線、ボンディングワイヤなどの寸法を短くして寄
生素子のリアクタンスを小さくすることが考えられるが
、現状の実装技術ではこれらの寸法を短縮することには
限界がある。

本発明は、上記した問題点に着目してなされたものであ
り、その目的は信号伝送線路の終端部に形成される寄生
素子のりアクタンスによるインピーダンス不整合を低減
し、以て信号周波数を高帯域化することのできる技術を
提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。

本願の一発明は、半導体チップを収容するパッケージの
内部に、パッケージ配線の特性インピーダンスとパッケ
ージ内信号伝送線路の終端インピーダンスとの不整合を
補償する調整インピーダンスを設けた半導体集積回路装
置である。

さらに、上記調整インピーダンスとして、所定のインピ
ーダンスを有する抵抗を用い、これを前記パッケージ配
線と並列に接続した半導体集積回路装置である。

本願の他の発明は、半導体チップ内の所定の回路間を接
続する配線の特性インピーダンスとその終端インピーダ
ンスとの不整合を補償する調整インピーダンスを設けた
ことを特徴とする半導体集積回路装置である。

〔作用〕

上記した手段によれば、パッケージ内信号伝送線路の終
端部に形成される寄生素子のりアクタンスを含めた終端
インピーダンスの値に応じて調整インピーダンスの値を
設定し、この調整インピーダンスを所定の場所に設置す
ることによって、パッケージ内信号伝送線路のインピー
ダンス整合を図ることが可能となる。また、パッケージ
内信号伝送線路に伝送される信号の周波数を高帯域化す
ることができる。

以下、本発明を実施例により詳述する。なお、実施例を
説明するための企図において、同一機能を有するものは
同一の符号を付し、その繰り返しの説明は省略する。

〔実施例１〕 第３図は、本発明の一実施例である半導体集積回路装置
（ＩＣパッケージ）の断面構造を示している。ＩＣパッ
ケージ１は、いわゆるセラミックパッケージであり、ア
ルミナなどからなる基板２、枠体３およびキャップ４に
より構成されたパッケ−ジ本体のキャビティ内には、例
えば超高速でスイッチング動作を行う論理集積回路を備
えたＧａＡｓ半導体チップ５が搭載されている。基板２
の外周部には、例えばＷ（タングステン）などを厚膜印
刷したパッケージ配線６が形成されている。

上記パッケージ配線６は、半導体チップ５内の論理集積
回路を駆動する第３図では図示しない信号源ｖのインピ
ーダンスと同一の値の特性インピーダンス（本実施例で
は５０Ω）を有している。上記パッケージ配線６の一端
と半導体チップ５とは、例えばＡｕからなるボンディン
グワイヤ７を介して接続されており、パッケージ配線６
の他端には、例えば４２７０イなどのＦｅ系金属からな
る外部リード８がろう付けされている。このように、上
記ＩＣパッケージ１の信号伝送線路は、外部り−ド８、
パッケージ配線６、ボンディングワイヤ７などによって
構成されている。

第１図に示すように、前記基板２の外周部に形成された
パッケージ配線６の近傍には、所定のインピーダンスを
有する厚膜抵抗９が、上記パッケージ配線６とほぼ並行
して配置されている。上記厚膜抵抗９は、パッケージ配
線６の特性インピーダンスと、後述する信号伝送線路の
終端インピーダンスとの不整合を補償する調整インピー
ダンスである。上記パッケージ配線６は、基板２の外周
部に沿って複数本設けられているが、本図では便宜上１
本の配線で示しである。上記厚膜抵抗９は、複数本のパ
ッケージ配線６のうち、人出力信号が伝送される全ての
パッケージ配線６の近傍に一個ずつ配置されており、例
えばＡｕからなるボンディングワイヤ１０を介してパッ
ケージ配線６と並列に接続されている。上記厚膜抵抗９
は、例えばパッケージ配線６と同一の材料を用いて同一
の工程で形成される。なお、パッケージ配線６と厚膜抵
抗９とをボンディングワイヤ１０を介して接続する上記
手段に代えて、例えば第２図に示すように、パッケージ
配線６と厚膜抵抗９とを一体に形成して両者を並列に接
続してもよい。

上記ＩＣパッケージ１内の信号伝送線路には、外部リー
ド８、パッケージ配線６、ボンディングワイヤ７などの
接続部が存在するため、これらの接続部に寄生素子が存
在する。第４図のＺ、ｔ　、　ＺＬは、上記寄生素子に
よる寄生のインピーダンスを示している。ここで図のａ
点は外部リード８の先端、ｂ点はパッケージ配線６の一
端（ボンディングワイヤ７が接続される側）、６点は半
導体チップ５内の入力回路始点である。Ｚｏ　はパッケ
ージ配線６の特性インピーダンス（＝５００）、■は半
導体チップ５内の論理集積回路を駆動する信号源、Ｚ、
はパッケージ配線６と並列に接続された厚膜抵抗９のイ
ンピーダンスをそれぞれ示している。Ｚｌ　　は外部リ
ード８やパッケージ配線６のインダクタンス、容量、抵
抗によるパッケージ人力寄生インピーダンスであり、Ｚ
Ｌ　はボンディングワイヤ８の寄生インダクタンス、半
導体チップ５内配線の寄生インダクタンス、半導体チッ
プ５の人力寄生容量などによる終端インピーダンスであ
る。

本実施例１では、上記パッケージ配線６に並列に接続さ
れた厚膜抵抗９のインピーダンスＺＴ　の値を上記終端
インピーダンスＺｔ　の値に応じて調整することによっ
て、上記パッケージ配線６の特性インピーダンスと上記
終端インピーダンスとの不整合（ＺＬ／２０）を補償し
ている。すなわち、第４図のａ点から見た６点のインピ
ーダンスが５００となるように、厚膜抵抗９のインピー
ダンスＺ、の値を調整することによって、パッケージ内
信号伝送線路のインピーダンス整合を図っている。

上記調整インピーダンス整合の値は、パッケージ内信号
伝送線路のシミニレ−ジョンによって算出することがで
きる。またインピーダンスＺｔ　は、厚膜抵抗９の膜厚
や線幅、基板２の誘電率などのパラメータを制御するこ
とによって、所望の値に設定することができる。これに
より、パッケージ内信号伝送線路の終端部に存在するボ
ンディングワイヤ７の寄生インダクタンス、半導体チッ
プ５内配線の寄生インダクタンス、半導体チップ５の入
力寄生容量などの値を小さくしたり、上記終端部にイン
ピーダンス整合用の負荷抵抗を配置したりしなくとも、
上記終端部における信号の反射や波形歪を低減すること
ができるので、パッケージ内信号伝送線路の伝送周波数
を高帯域化することが可能となる。

例えば第５図および第８図は、本実施例１のパッケージ
内信号伝送線路におけるパッケージ入力寄生インピーダ
ンスＺｌｘパッケージ配線６の特性インピーダンス２゜
、厚膜抵抗９のインピーダンスＺ、および終端インピー
ダンスＺＬ　の値の具体例である。ここで２．　、２．
およびＺＬ　の値は、前記第１５図に示す従来技術のパ
ッケージ内信号伝送線路におけるＺＩ　（１０’　　ｐ
ｉ”、０．２８４ｎＨ）、２０（５０Ω）およびＺＬ　
　（０，２ｐＦ、０゜４０５ｎＨ）の値と同一に設定し
である。上記具体例におけるパッケージ信号伝送線路の
インピーダンス不整合の度合を第４図の０点における電
圧定在波比で表したものが、前記第６図の記号・を付し
た曲線である。図から明らかなように、例えば電圧定在
波比の規格を１．２とすると、本実施例１のパッケージ
内信号伝送線路に伝送することのできる最大信号周波数
は約７．５Ｇ＆と、従来技術の約３．５ＧＩ（Ｚに比べ
て大幅に改善されている。

このように、パッケージ配線６に並列に厚膜抵抗９を接
続し、そのインピーダンスＺｔＯ値ヲパッケージ内信号
伝送線路の終端部に存在する寄生インピーダンスＺ、の
値に応じて調整する本実施例１のＩＣパッケージ１によ
れば、パッケージ内信号伝送線路に伝送される信号周波
数を高帯域化することができるので、半導体チップ５に
形成された論理集積回路のスイッチング動作をより高速
で行うことができる。また本実施例１によれば、半導体
チップ５のサイズが異なるためにボンディングワイヤ７
の長さを変更する場合に右いても、厚膜抵抗９のインピ
ーダンスＺ、を調整するだけでパッケージ内信号伝送線
路のインピーダンス整合を図ることができるので、一種
類のＩＣパッケージに品種の異なる超高速デバイスを搭
載することが可能となり、ＩＣパッケージの汎用性が向
上する。

〔実施例２〕 第７図は、本実施例２のＩＣパッケージ１の特Ｗ１ｉ！
ｌＢ分を示している。本図に示すように、基板２の外周
部に形成されたパッケージ配線６の上には、所定のイン
ピーダンスＺ、を有する第二の半導体チップ１１が配置
されている。上記半導体チップ１１は、例えばＡｕから
なるボンディングワイヤ１０を介してパッケージ配線６
と並列に接続されている。半導体チップ１１は、例えば
ＧａＡｓからなり、その主面に形成された図示しない抵
抗素子および配線によってインピーダンスＺ、の値が設
定される。すなわち、本実施例２では、上記半導体チッ
プ１１のインピーダンスＺｔ　の値をパッケージ内信号
伝送線路の終端インピーダンス整合用値に応じて調整す
ることによって、上記パッケージ配線６の特性インピー
ダンスと上記終端インピーダンスとの不整合（ＺＬ　／
ｚｏ　’）を補償している。上記インピーダンスＺ、は
、半導体チップ１１に形成された抵抗素子、配線などの
パラメータを制御することによって、所望の値に設定す
ることができる。これにより、パッケージ内信号伝送線
路の終端部に存在するボンディングワイヤ７の寄生イン
ダクタンス、半導体チップ５内配線の寄生インダクタン
ス、半導体チップ５の入力寄生容量などの値を小さくし
たり、上記終端部にインピーダンス整合用の負荷抵抗を
配置したりしなくとも、上記終端部にふける信号の反射
や波形歪を低減することができるので、前記実施例１と
同様の効果を得ることができる。また、一種類のＩＣパ
ッケージに品種の異なる超高速デバイスを搭載すること
が可能となるので、ＩＣパッケージの汎用性が向上する
。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例１．２に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。

前記実施例１では、調整インピーダンス整合　を構成す
る厚膜抵抗をパッケージ配線と同層に形成したが、例え
ば第９ｗＪに示すように、パッケージ配線６と厚膜抵抗
９（調整インピーダンス２１　）とを基板２の別層に形
成し、スルーホール１２を介して両者を並列に接続して
もよい。

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるＩＣパッケージ内
信号伝送線路のインピーダンス整合技術に適用した場合
について説明したが、本発明はそれに限定されるもので
はなく、例えば第１０図に示すように、半導体チップ５
上の所定の回路間を接続する信号配線１３と並列に抵抗
素子などを配置してこれを調整インピーダンス２．とし
、このインピーダンスＺ、の値を調整することによって
、上記信号配線１３の特性インピーダンスとその終端イ
ンピーダンスとの不整合を補償することも可能である。

また、例えば配線基板に実装された半導体チップ間を接
続する信号配線に並列に調整インピーダンスＺｔを設け
て上記信号配線の特性インピーダンスとその終端インピ
ーダンスとの不整合を補償したりすることも可能であり
、超高速デバイス用信号伝送線路のインピーダンス整合
技術全般に適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

半導体チップを収容するパッケージの内部に、パッケー
ジ配線の特性インピーダンスとパッケージ内信号伝送線
路の終端インピーダンスとの不整合を補償する調整イン
ピーダンスを設けた本発明の半導体集積回路装置によれ
ば、上記パッケージ内信号伝送線路の終端インピーダン
スの値に応じて上記調整インピーダンスの値を設定し、
所定の場所に設置することによって、上記パッケージ内
信号伝送線路のインピーダンス整合を図ることができる
ので、上記パッケージ内信号伝送線路に伝送される信号
の周波数を高帯域化することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例である半導体集積回路装置
の要部斜視図、 第２図は、この実施例の変形例である半導体集積回路装
置の要部斜視図、 第３図は、この半導体集積回路装置の断面図、第４図お
よび第５図は、この半導体集積回路装置のパッケージ内
伝送線路を示す回路図、第６図は、この実施例および従
来技術におけるパッケージ内伝送線路の電圧定在波比を
示すグラフ図、 第７図は、本発明の他の実施例である半導体集積回路装
置の要部斜視図、 第８図は、この半導体集積回路装置のパッケージ内伝送
線路を示す回路図、 第９図は、本発明のさらに他の実施例である半導体集積
回路装置の要部斜視図、 第１０図は、本発明のさらに他の実施例である半導体集
積回路装置の要部回路図、 第１１図乃至第１３図は、従来の半導体集積回路装置の
要部斜視図、 第１４図および第１５図は、従来の半導体集積回路装置
のパッケージ内伝送線路を示す回路図である。 １．２０・・・ＩＣパッケージ、２．２２・・・基板、
３・・・枠体、４・・・キャップ、５゜２１・・・半導
体チップ、６，２３・・・パッケージ配線、７．１０．
２４・・・ボンディングワイヤ、８．２５・・・外部リ
ード、９・・・厚膜抵抗（調整インピーダンス）、１１
・・・半導体チップ（調整インピーダンス）、１２・・
・スルーホール、１３・・・信号配線、２６・・・チッ
プ抵抗、２７・・・抵抗素子、２８・・・厚膜抵抗。

Claims (1)

1. 【特許請求の範囲】 １、半導体チップを収容するパッケージの内部に、パッ
   ケージ配線の特性インピーダンスとパッケージ内信号伝
   送線路の終端インピーダンスとの不整合を補償する調整
   インピーダンスを設けたことを特徴とする半導体集積回
   路装置。 ２、前記パッケージ配線の近傍に前記調整インピーダン
   スを構成する抵抗を配置し、前記パッケージ配線と前記
   抵抗とを並列に接続したことを特徴とする請求項１記載
   の半導体集積回路装置。 ３、前記パッケージ配線と前記抵抗とをワイヤで接続し
   たことを特徴とする請求項２記載の半導体集積回路装置
   。 ４、前記パッケージ配線と前記抵抗とを一体に形成した
   ことを特徴とする請求項２記載の半導体集積回路装置。 ５、前記パッケージ配線と前記抵抗とを別層に形成した
   ことを特徴とする請求項２記載の半導体集積回路装置。 ６、前記パッケージ配線の近傍に前記調整インピーダン
   スを構成する第二の半導体チップを配置し、前記パッケ
   ージ配線と前記第二の半導体チップとを並列に接続した
   ことを特徴とする請求項１記載の半導体集積回路装置。 ７、半導体チップ内の所定の回路間を接続する配線の近
   傍に前記配線の特性インピーダンスとその終端インピー
   ダンスとの不整合を補償する調整インピーダンスを設け
   たことを特徴とする半導体集積回路装置。。 ８、配線基板に実装された半導体チップ間を接続する配
   線の近傍に前記配線の特性インピーダンスとその終端イ
   ンピーダンスとの不整合を補償する調整インピーダンス
   を設けたことを特徴とする半導体集積回路装置。