JPH0746711B2 - チツプキヤリア - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路、特に超高速論理素子を搭載す
るためのチップキャリアに関する。

〔従来の技術〕

半導体集積回路は一般に、チップキャリアに搭載して密
閉され、各種外部回路に実装される。このチップキャリ
アには、外部回路との電気接続に必要な外部電極が取り
付けられている。

ここで従来、チップキャリア上に搭載される半導体集積
回路チップの端子電極と、チップキャリアの外部電極と
の間は、ボンディングワイヤで接続されていた。その外
部電極やボンディングワイヤ等は、外部回路に実装され
たとき、その回路中の伝送線路として、その特性インピ
ーダンスを見た場合、全く不整合であった。従ってこれ
らは、浮遊したインダクタンスおよびキャパシタンスと
なっていた。しかし、従来これは無視できる程度のもの
で、特に問題とされていなかった。

〔発明が解決しようとする問題点〕

ところが、半導体集積回路技術の発達、並びにGaAs（ガ
リウムヒ素）など新素子の開発により、最近の論理素子
は超高速化されてきている。従って、従来の半導体集積
回路に用いられていたような、比較的遅いスイッチング
速度の論理回路の場合には問題とならなかった、チップ
キャリアの浮遊インダクタンスやキャパシタンスが問題
となってきている。

一般に、論理回路の出力端子は低インピーダンスであ
り、入力端子は高インピーダンスであり、論理回路相互
間を接続する配線基板の信号線は、論理回路の出力端子
のインピーダンスに整合がとられている。従って、超高
速論理回路の出力端子から信号パルスが出力され配線基
板の信号線を伝送線路として受端の論理回路の入力端子
まで伝送される場合、まずチップキャリアの外部電極に
至るまでのボンディングワイヤや、これと外部電極とを
結ぶ接続導体のインピーダンスの不整合により波形歪を
生じる。それが伝搬されると、受端の論理回路の入力端
子でも波形歪とインピーダンス不整合による反射を生
じ、信号遅延や誤動作、あるいは発振を起こしたりして
しまう。

本発明は、以上の点に着目してなされたもので、周辺回
路とのインピーダンスの整合性の良いチップキャリアを
提供することを目的とするものである。

〔問題点を解決するための手段〕

本発明のチップキャリアは、半導体集積回路チップを載
せる基盤と、その基板に設けられて外部回路との接続を
行う外部電極と、この外部電極から上記半導体集積回路
に向かって上記基板上を延長された接続電極と、この接
続電極と上記半導体集積回路の端子電極との間を接続す
るボンディングワイヤと、上記基板に上記接続電極と電
気的に絶縁されて設けられ、その接続電極との間に所定
の特性インピーダンスを形成するグランド層と、上記特
性インピーダンスに整合する抵抗値を持つ抵抗値と、こ
の抵抗層の一端と前記接続電極との間およびこの抵抗層
の他端と前記グランド層との間をそれぞれ電気接続する
手段を設けたことを特徴とするものである。

〔作用〕

本発明おいては、チップキャリアの基板に、接続電極と
電気的に絶縁されて設けられ、その接続電極との間に所
定の特性インピーダンスを形成するグランド層を設けた
ので、チップキャリア内の信号伝送線路のインピーダン
ス整合を行うことができる。

さらに、上記接続電極と上記グランド層との間に、スル
ーホールを介して、上記特性インピーダンスに整合する
抵抗値を持つ抵抗層を接続したので、基板を大型化する
ことなく信号伝送線路の整合終端を実現することができ
る。

〔実施例〕 次に、本発明について図面を参照して説明する。

第１図は、本発明のチップキャリアの一実施例を示す部
分断面図で、第２図はその外観斜視図である。

本発明のチップキャリアは、第２図に示すように、基板
１上に半導体集積回路チップを搭載して気密封止したも
のである。この基板１の側面には、多数の凹溝が形成さ
れ、外部回路との接続を行う外部電極２が設けられてい
る。また、基板１の上面には、半導体集積回路チップを
気密に覆う蓋３が取り付けられている。

さて、第１図の断面図に示すように、基板１は多層構造
とされ、中央の凹部に半導体集積回路チップ４が接着固
定されている。基板１の周縁部において、その最上層５
は、蓋３を接着固定するための上部絶縁層で、その下側
に、接続電極６と、中間絶縁層７と、グランド層８と、
底部絶縁層９が順に設けられている。また、底部絶縁層
８の下面には、抵抗層12が形成されている。外部電極２
は、この基板１の側面から下面に回り込むように形成さ
れた導電体層からなり、これから半導体集積回路チップ
４に向かって、接続電極６が延長されている。接続電極
６の一端は、ボンディングワイヤ10によって、半導体集
積回路チップ４の端子電極11と接続されている。グラン
ド層８は、中間絶縁層７と底部絶縁層９との間に形成さ
れた導体層である。このグランド層８と接続電極６との
間には、これらによって、実装される外部回路と整合す
る所定の特性インピーダンスが形成されている。そこ
で、特定の厚さの中間絶縁層７が設けられ、グランド層
８の面積もこれに対応するように選定されている。

一方、このグランド層８と、接続電極６とは、スルーホ
ール13と14を介して抵抗層12と電気接続されている。こ
の抵抗層12は、上記特性インピーダンスに整合する抵抗
値を有する抵抗体により形成されている。この抵抗層12
の両端に接続されたスルーホール13、14の抵抗値は十分
低いものとする。なお、この抵抗層12は、上部絶縁層５
の内部に埋設されていても、また、中間絶縁層７の上面
に形成されていてもよく、その他適当なスペースに形成
されていればよい。この場合、抵抗層12と接続電極６や
グランド層８の間は適当な手段で電気接続される。

以上の構成のチップキャリアの、外部電極２を、図示し
ない外部回路の配線基板上の回路パタンに電気接続する
と、この外部回路の特性インピーダンスと、チップキャ
リアの接続電極６の特性インピーダンスが整合する。ま
た、抵抗層12は、接続電極６を特性インピーダンスで終
端する。このため、この部分でのインピーダンスミスマ
ッチによる反射波の発生等が抑制される。

また、抵抗層12を設けておけば、終端抵抗を外部回路に
設ける必要はない。

〔発明の効果〕

以上説明したように本発明は、チップキャリアの接続電
極を所定の特性インピーダンスに整合させ、さらに、基
板の所定個所に形成した終端抵抗で入力端子を整合終端
したので、波形歪や反射をなくし、信号遅延や誤動作を
なくした超高速論理回路を実現できる効果がある。

また、基板下面に終端抵抗を設けると、その形成が容易
で、トリミング等により高精度の整合終端が形成でき
る。さらに、この抵抗は、スペースをとらず、外部回路
の簡素化を図ることもできる。

【図面の簡単な説明】 第１図は本発明のチップキャリアの要部断面図、第２図
は本発明のチップキャリアの外部斜視図である。 １……基板、２……外部電極、３……蓋、４……半導体
集積回路チップ、６……接続電極、８……グランド層、
10……ボンディングワイヤ、11……端子電極、12……抵
抗層、13、14……スルーホール。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体集積回路チップを載せる基板と、そ
   の基板に設けられて外部回路との接続を行う外部電極
   と、この外部電極から前記半導体集積回路に向かって前
   記基板上を延長された接続電極と、この接続電極と前記
   半導体集積回路の端子電極との間を接続するボンディン
   グワイヤと、前記基板に前記接続電極と電気的に絶縁さ
   れて設けられ、その接続電極との間に所定の特性インピ
   ーダンスを形成するグランド層と、前記特性インピーダ
   ンスに整合する抵抗値を持つ抵抗層と、この抵抗層の一
   端と、前記接続電極との間およびこの抵抗層の他端と、
   前記グランド層との間をそれぞれ電気接続する手段とを
   設けたことを特徴とするチップキャリア。